模電數(shù)數(shù)字電子技術(shù)數(shù)電總結(jié)

一數(shù)字邏輯概論1.數(shù)制及不同數(shù)制間的轉(zhuǎn)換

熟練掌握各種不同數(shù)制之間的互相轉(zhuǎn)換。

1.(46.125)10=(101110.001)2=(56.1)8=(2E.2)162.(13.A)16=(00010011.1010)2=(19.625)10

3.(10011.1)2=(23.4)8=(19.5)102.常用BCD碼特點(diǎn)及表示十進(jìn)制數(shù)的方法。

(10110010110)8421碼=（596）10

電路狀態(tài)表開(kāi)關(guān)S1開(kāi)關(guān)S2燈斷斷滅斷合滅合合斷滅合亮S1S2燈電源

3．與運(yùn)算

(1)與邏輯:只有當(dāng)決定某一事件的條件全部具備時(shí)，這一事件才會(huì)發(fā)生。這種因果關(guān)系稱為與邏輯關(guān)系。與邏輯舉例

邏輯真值表ABL001010110001邏輯表達(dá)式與邏輯：L=A·Ｂ=AB

與邏輯符號(hào)ABL&ABL

3．與運(yùn)算

電路狀態(tài)表開(kāi)關(guān)S1開(kāi)關(guān)S2燈斷斷滅斷合亮合合斷亮合亮

4、或運(yùn)算只要在決定某一事件的各種條件中，有一個(gè)或幾個(gè)條件具備時(shí)，這一事件就會(huì)發(fā)生。這種因果關(guān)系稱為或邏輯關(guān)系。S1燈電源S2

或邏輯舉例

邏輯真值表ABL001010110111邏輯表達(dá)式或邏輯：L=A+Ｂ

或邏輯符號(hào)ABLBL≥1A

4、或運(yùn)算非邏輯舉例狀態(tài)表A燈不通電亮通電滅

5.非運(yùn)算事件發(fā)生的條件具備時(shí)，事件不會(huì)發(fā)生；事件發(fā)生的條件不具備時(shí)，事件發(fā)生。這種因果關(guān)系稱為非邏輯關(guān)系。

A

VNC

非邏輯舉例

非邏輯真值表AL0110非邏輯符號(hào)邏輯表達(dá)式L=A

A1LAL

5.非運(yùn)算

兩輸入變量與非

邏輯真值表ABL001010111110ABLAB&L與非邏輯符號(hào)6.幾種常用復(fù)合邏輯運(yùn)算與非邏輯表達(dá)式L=A·B1)與非運(yùn)算

兩輸入變量或非

邏輯真值表ABL001010111000B≥1AABLL或非邏輯符號(hào)2)或非運(yùn)算L=A+B或非邏輯表達(dá)式

3)異或邏輯若兩個(gè)輸入變量的值相異，輸出為1，否則為0。

異或邏輯真值表ABL000101011110BAL=1ABL異或邏輯符號(hào)異或邏輯表達(dá)式L=A

B

4)同或運(yùn)算

若兩個(gè)輸入變量的值相同，輸出為1，否則為0。同或邏輯真值表ABL001010111001B=ALABL同或邏輯邏輯符號(hào)同或邏輯表達(dá)式L=AB+=AB

本章課后題:1.1.4;1.2.2(3);1.2.5(2);1.3.1(3);1.4.1(2);1.4.3(3);1.6.1二邏輯代數(shù)教學(xué)基本要求1、熟悉邏輯代數(shù)常用基本定律、恒等式和規(guī)則。2、掌握邏輯代數(shù)的變換和邏輯函數(shù)的簡(jiǎn)化方法。1、邏輯函數(shù)的表示法

真值表（表格法）邏輯表達(dá)式（公式法）卡諾圖邏輯圖波形圖常用的表示法有：（圖形法）1）.真值表

是由邏輯變量的所有可能取值組合及其對(duì)應(yīng)的邏輯函數(shù)值所構(gòu)成的表格。由于一個(gè)邏輯變量只能有“0”和“1”兩種取值，故n個(gè)邏輯變量一共有2n個(gè)取值組合。例：右下圖所示為一個(gè)控制樓梯照明燈的電路。單刀雙擲開(kāi)關(guān)A裝在樓下，B裝在樓上。abcdAB～樓道燈開(kāi)關(guān)示意圖

開(kāi)關(guān)

A燈下下上下上下上上亮滅滅亮開(kāi)關(guān)

B開(kāi)關(guān)狀態(tài)表

邏輯真值表ABL001100010111A、B:向上—1向下--0L:亮---1;滅---0確定變量、函數(shù)，并賦值開(kāi)關(guān):變量

A、B燈:函數(shù)

L解：邏輯抽象，列出真值表2）．邏輯表達(dá)式

是由邏輯變量和“與”、“或”、“非”三種運(yùn)算符構(gòu)成的式子。例如：

F=f（A，B）=

書寫邏輯表達(dá)式時(shí)，可按下述規(guī)則省略某些括號(hào)或運(yùn)算符號(hào)。

（1）進(jìn)行“非”運(yùn)算時(shí)，可不加括號(hào)。如：等。（2）“與”運(yùn)算符一般省略。（3）若在一個(gè)式中，既有“與”，又有“或”運(yùn)算，則按先“與”后“或”規(guī)則去括號(hào)。（4）“與”、“或”運(yùn)算均滿足結(jié)合律，故（A+B）+C可用A+B+C代替，（AB）C可用ABC代替。3）.

卡諾圖

是由邏輯變量的所有可能取值組合對(duì)應(yīng)的小方格按一定規(guī)律構(gòu)成的平面圖。該法在函數(shù)化簡(jiǎn)中十分有用。以上三種邏輯函數(shù)的表示法各有其特點(diǎn)，適用于不同的場(chǎng)合，它們之間也存在著內(nèi)在的聯(lián)系，故可以方便地相互變換。

用與、或、非等邏輯符號(hào)表示邏輯函數(shù)中各變量之間的邏輯關(guān)系所得到的圖形稱為邏輯圖。4）.

邏輯圖

將邏輯函數(shù)式中所有的與、或、非運(yùn)算符號(hào)用相應(yīng)的邏輯符號(hào)代替，并按照邏輯運(yùn)算的先后次序?qū)⑦@些邏輯符號(hào)連接起來(lái)，就得到圖電路所對(duì)應(yīng)的邏輯圖。例：已知某邏輯函數(shù)表達(dá)式為，試畫出其邏輯圖

真值表ABL001100010111

5）.波形圖

用輸入端在不同邏輯信號(hào)作用下所對(duì)應(yīng)的輸出信號(hào)的波形圖，表示電路的邏輯關(guān)系。

基本公式交換律：A+B=B+AA·B=B·A結(jié)合律：A+B+C=(A+B)+C

A·B·C=(A·B)·C

分配律：A+BC=(A+B)(A+C)A(B+C)=AB+AC

A·1=AA·0=0A+0=AA+1=10、1律：A·A=0A+A=1互補(bǔ)律：

2邏輯代數(shù)的基本定律和恒等式重疊律：A+A=AA·A=A反演律：AB=A+B

A+B=A·B吸收律：

其它常用恒等式：

AB＋AC＋BC＝AB+ACAB＋AC＋BCD＝AB+AC摩根定理

3邏輯代數(shù)的基本規(guī)則

1）代入規(guī)則：

在包含邏輯變量A的邏輯等式中，如果用另一個(gè)函數(shù)式代入式中所有A的位置，則等式仍然成立。這一規(guī)則稱為代入規(guī)則。例：B(A+C)=BA+BC，用A+D代替A，得：B[(A+D)+C]=B(A+D)+BC=BA+BD+BC代入規(guī)則可以擴(kuò)展所有基本公式或定律的應(yīng)用范圍

對(duì)于任意一個(gè)邏輯表達(dá)式L，若將其中所有的與（?

）換成或（+），或（+）換成與（?）；原變量換為反變量，反變量換為原變量；將1換成0，0換成1；則得到的結(jié)果就是原函數(shù)的反函數(shù)。2）反演規(guī)則：例2.1.1

試求

的非函數(shù)解：按照反演規(guī)則，得

對(duì)于任何邏輯函數(shù)式，若將其中的與（?

）換成或（+），或（+）換成與（?）；并將1換成0，0換成1；那么，所得的新的函數(shù)式就是L的對(duì)偶式，記作。

例:

邏輯函數(shù)的對(duì)偶式為3）對(duì)偶規(guī)則：

當(dāng)某個(gè)邏輯恒等式成立時(shí)，則該恒等式兩側(cè)的對(duì)偶式也相等。這就是對(duì)偶規(guī)則。利用對(duì)偶規(guī)則，可從已知公式中得到更多的運(yùn)算公式。

2個(gè)變量的邏輯函數(shù)f（A，B）最多有4個(gè)最小項(xiàng)。

3個(gè)變量的邏輯函數(shù)f（A，B，C）最多有8個(gè)最小項(xiàng)。

n個(gè)變量的邏輯函數(shù)f最多有2n個(gè)最小項(xiàng)。

定義：最小項(xiàng)是一種特殊的乘積項(xiàng)。設(shè)有一個(gè)n變量的邏輯函數(shù)，在n個(gè)變量組成的乘積項(xiàng)（“與”項(xiàng)）中，每個(gè)變量以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次。則該乘積項(xiàng)稱為n個(gè)變量的最小項(xiàng)。

4.最小項(xiàng)（最小項(xiàng)是個(gè)“與”項(xiàng)）

為書寫方便，常用mi表示最小項(xiàng)。而確定下標(biāo)i的規(guī)則是：當(dāng)變量按序排列后，令“與”項(xiàng)中的所有原變量用1表示，反變量用0表示。由此得到一個(gè)1，0序列組成的二進(jìn)制數(shù)，該二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制數(shù)即為下標(biāo)i的值。例：由A，B，C三個(gè)變量組成的八個(gè)最小項(xiàng)可分別用m0—m7表示：

000001……110111m0m1……m6m7……5．邏輯函數(shù)表達(dá)式的轉(zhuǎn)換

邏輯函數(shù)表達(dá)式雖然形式多樣，但各表達(dá)式是可以轉(zhuǎn)換的。且任一邏輯函數(shù)，不論其為何種形式，總可以轉(zhuǎn)換為“最小項(xiàng)之和”及“最大項(xiàng)之積”的形式。（即標(biāo)準(zhǔn)形式）求一個(gè)函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式有：代數(shù)轉(zhuǎn)換法真值表轉(zhuǎn)換法1）.代數(shù)轉(zhuǎn)換法

利用邏輯代數(shù)的基本定律和規(guī)則進(jìn)行邏輯變換，從而得到另一種形式。若要用此法求一函數(shù)的“最小項(xiàng)之和”，則：（1）將函數(shù)表達(dá)式變換成一般“與－或”式。（2）反復(fù)使用（互補(bǔ)律），將表達(dá)式中所有非最小項(xiàng)的“與”項(xiàng)擴(kuò)展成最小項(xiàng)。

例：F（A，B，C）=解：（1）先將F變換成“與—或”式：

F（A，B，C）=== =（2）再將“與—或”式中的“與”項(xiàng)擴(kuò)展成最小項(xiàng)，即：若某“與”項(xiàng)缺變量y，則用“乘”該項(xiàng)，并將其

拆開(kāi)成兩項(xiàng)。

∴F（A，B，C）=

=用重疊定理得

=簡(jiǎn)寫為：

F（A，B，C）=m0+m1+m3+m6+m7

=∑m（0，1，3，6，7）

2）.真值表轉(zhuǎn)換法

因?yàn)橐粋€(gè)邏輯函數(shù)的真值表與它的最小項(xiàng)表達(dá)式具有一一對(duì)應(yīng)的關(guān)系，故可通過(guò)列出函數(shù)真值表，再據(jù)真值表寫出最小項(xiàng)表達(dá)式。即：假定在函數(shù)F的真值表中有K組變量取值使F值為1，其它變量取值下F=0，則函數(shù)F的最小項(xiàng)表達(dá)式由使F值為1的這K組變量取值對(duì)應(yīng)的K個(gè)最小項(xiàng)組成。解：先列出真值表

ABCF00000010010101101001101111011110F（A，B，C）=∑m（2，4，5，6）

例：將F（A，B，C）=AB+BC表示成“最小項(xiàng)之和”形式。6代數(shù)化簡(jiǎn)法（公式法）吸收法：

A+AB=A

消去法：

配項(xiàng)法：

A+AB=A+B并項(xiàng)法:例2.1.8

已知邏輯函數(shù)表達(dá)式為，（1）最簡(jiǎn)的與-或邏輯函數(shù)表達(dá)式，并畫出相應(yīng)的邏輯圖；（2）僅用與非門畫出最簡(jiǎn)表達(dá)式的邏輯圖。

，要求：解：例2.1.9

試對(duì)邏輯函數(shù)表達(dá)式進(jìn)行變換，僅用或非門畫出該表達(dá)式的邏輯圖。解：

例：化簡(jiǎn)F=

解：∵F’===用消元法

=

∴F=（F’）’=7卡諾圖化簡(jiǎn)法（圖解法）

卡諾圖相鄰的小方格合并原則是：

（1）卡諾圖合并小方格時(shí)，總是按2的乘冪將2m個(gè)小方格圈起來(lái)（該圈稱為卡諾圈），并消去m個(gè)變量。（2）卡諾圖中的卡諾圈盡可能多的將相鄰小方格圈在一起，圈的個(gè)數(shù)也應(yīng)最少。這樣，使消去的變量最多，“與”項(xiàng)的個(gè)數(shù)也最少。

例：化簡(jiǎn)函數(shù)F（A，B，C，D）=

解：①先作卡諾圖

②再畫卡諾圈③由卡諾圖上的卡諾圈得：

F（A，B，C，D）=

注：化簡(jiǎn)得到的“與—或”式并不唯一。0001CD0001AB11101111111111111110F例:

要求設(shè)計(jì)一個(gè)邏輯電路，能夠判斷一位十進(jìn)制數(shù)是奇數(shù)還是偶數(shù)，當(dāng)十進(jìn)制數(shù)為奇數(shù)時(shí)，電路輸出為1，當(dāng)十進(jìn)制數(shù)為偶數(shù)時(shí)，電路輸出為0。11111110110111001011101011001010001011100110101010010010011000101000100000LABCD解:(1)列出真值表(2)畫出卡諾圖(3)卡諾圖化簡(jiǎn)本章課后題：

P64-652.1.1（1）（3）；2.1.4（6）（7）（8）；2.1.6；2.1.7（1）；2.1.8;2.2.1（2）（3）；2.2.2；2.2.3（2）（3）（4）（5）（6）（7）三

.邏輯門電路1.工作原理N溝道管開(kāi)啟電壓VGS(th)N記為VTN;P溝道管開(kāi)啟電壓VGS(th)P記為VTP;要求滿足VDDVTN+|VTP|;輸入低電平為0V；高電平為VDD;（1）輸入為低電平0V時(shí)；T2截止；T1導(dǎo)通。iD=0，=VDD;（2）輸入為高電平VDD時(shí)；T1截止；T2導(dǎo)通。iD=0，=0V;結(jié)論：輸入與輸出間是邏輯非關(guān)系。1CMOS反相器由N溝道和P溝道兩種MOSFET組成的電路稱為互補(bǔ)MOS或CMOS電路。TPTN柵極接在一起漏極接在一起2.三態(tài)（TSL）輸出門電路

利用OD門雖然可以實(shí)現(xiàn)線與的功能，但外接電阻的選擇要受到一定的限制而不能取的太小，因此影響了工作速度。并且它省去了有源負(fù)載，使得帶負(fù)載能力下降。為保持推拉式輸出級(jí)的優(yōu)點(diǎn)，又能作線與連接，人們又開(kāi)發(fā)了三態(tài)輸出門電路。其輸出除了具有一般門的高、低電平兩態(tài)外，還有高阻抗的第三狀態(tài)，稱為高阻態(tài)或禁止態(tài)。3.TTL反相器的工作原理（邏輯關(guān)系、性能改善）

（1）當(dāng)輸入為低電平（I

=0.2V）T1深度飽和截止導(dǎo)通導(dǎo)通截止飽和低電平T4D4T3T2T1輸入高電平輸出T2、

T3截止，T4、D導(dǎo)通（2）當(dāng)輸入為高電平（I=3.6V）T2、T3飽和導(dǎo)通T1:倒置的放大狀態(tài)。T4和D截止。使輸出為低電平.vO=vC3=VCES3=0.2V輸入A輸出L0110邏輯真值表

邏輯表達(dá)式

L=A

飽和截止T4低電平截止截止飽和倒置工作高電平高電平導(dǎo)通導(dǎo)通截止飽和低電平輸出D4T3T2T1輸入四組合邏輯電路教學(xué)基本要求1.熟練掌握組合邏輯電路的分析方法和設(shè)計(jì)方法2.掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和加法器的邏輯功能及其應(yīng)用；1組合邏輯電路分析分析步驟：1、由邏輯圖寫出各輸出端的邏輯表達(dá)式；2、化簡(jiǎn)和變換邏輯表達(dá)式；3、列出真值表；4、根據(jù)真值表或邏輯表達(dá)式，經(jīng)分析最后確定其功能。例1：分析下圖所示的組合邏輯電路FBCBCC≥≥&&=1≥&P1

P2

P3

P4

P5

P6

=1BCF簡(jiǎn)化后的邏輯電路：解：由圖可見(jiàn)該電路由五種類型的七個(gè)邏輯門組成，且：P1=P2=P3=P4=P5==P6==F==將F作進(jìn)一步的化簡(jiǎn)：F=======

由此可見(jiàn)，該電路實(shí)現(xiàn)“異或”邏輯功能。且當(dāng)輸入B、C不同時(shí)。輸出F為1；B、C取相同值時(shí)，F(xiàn)則為0。即：這是一個(gè)判別兩輸入是否相等的電路。顯然原電路設(shè)計(jì)不合理，該電路只需一個(gè)“異或”門便行。

例2：分析如圖所示邏輯電路的功能。1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式2.列寫真值表。10010110111011101001110010100000CBA001111003.確定邏輯功能：解：輸入變量的取值中有奇數(shù)個(gè)1時(shí)，L為1，否則L為0,電路具有為奇校驗(yàn)功能。如要實(shí)現(xiàn)偶校驗(yàn)，電路應(yīng)做何改變？例3：試分析下圖所示組合邏輯電路的邏輯功能。解：1、根據(jù)邏輯電路寫出各輸出端的邏輯表達(dá)式，并進(jìn)行化簡(jiǎn)和變換。X=A2、列寫真值表X=A真值表111011101001110010100000ZYXCBA000011110011110001011010這個(gè)電路邏輯功能是對(duì)輸入的二進(jìn)制碼求反碼。最高位為符號(hào)位，0表示正數(shù)，1表示負(fù)數(shù)，正數(shù)的反碼與原碼相同；負(fù)數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上逐位求反。3、確定電路邏輯功能真值表111011101001110010100000ZYXCBA0000111100111100010110101、邏輯抽象：根據(jù)實(shí)際邏輯問(wèn)題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；2、根據(jù)邏輯描述列出真值表；3、由真值表寫出邏輯表達(dá)式;5、畫出邏輯圖。4、根據(jù)器件的類型,簡(jiǎn)化和變換邏輯表達(dá)式二、組合邏輯電路的設(shè)計(jì)步驟

一、組合邏輯電路的設(shè)計(jì)：組合邏輯電路的設(shè)計(jì)與分析過(guò)程正好相反。它是根據(jù)給定的邏輯功能或邏輯要求，求得實(shí)現(xiàn)這個(gè)功能或要求的最簡(jiǎn)單的邏輯電路。2組合邏輯電路的設(shè)計(jì)例2：某火車站有特快、直快和慢車三種類型的客運(yùn)列車進(jìn)出，試用兩輸入與非門和反相器設(shè)計(jì)一個(gè)指示列車等待進(jìn)站的邏輯電路，3個(gè)指示燈一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車。列車的優(yōu)先級(jí)別依次為特快、直快和慢車，要求當(dāng)特快列車請(qǐng)求進(jìn)站時(shí)，無(wú)論其它兩種列車是否請(qǐng)求進(jìn)站，一號(hào)燈亮。當(dāng)特快沒(méi)有請(qǐng)求，直快請(qǐng)求進(jìn)站時(shí)，無(wú)論慢車是否請(qǐng)求，二號(hào)燈亮。當(dāng)特快和直快均沒(méi)有請(qǐng)求，而慢車有請(qǐng)求時(shí)，三號(hào)燈亮。解：1、邏輯抽象。輸入信號(hào):

設(shè)I0、I1、I2分別為特快、直快和慢車的進(jìn)站請(qǐng)求信號(hào)，且有進(jìn)站請(qǐng)求時(shí)為1，沒(méi)有請(qǐng)求時(shí)為0。輸出信號(hào):

設(shè)L0、L1、L2分別為3個(gè)指示燈的狀態(tài)，且燈亮為1，燈滅為0。輸入輸出I0I1I2L0L1L20000001××10001×010001001根據(jù)題意列出真值表2、寫出各輸出邏輯表達(dá)式。L0=I0

L0=I0

3、根據(jù)要求將上式變換為與非形式

4、根據(jù)輸出邏輯表達(dá)式畫出邏輯圖。例3

試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將4位格雷碼轉(zhuǎn)換為自然二進(jìn)制碼?？梢圆捎萌魏芜壿嬮T電路來(lái)實(shí)現(xiàn)。解：(1)明確邏輯功能，列出真值表。

設(shè)輸入變量為G3、G2、G1、G0為格雷碼，

當(dāng)輸入格雷碼按照從0到15遞增排序時(shí)，可列出邏輯電路真值表

輸出變量B3、B2、B1和B0為自然二進(jìn)制碼。0111010001100101010101110100011000110010001000110001000100000000B3

B2

B1

B0G3

G2

G1

G0輸出輸入1111100011101001110110111100101010111110101011111001110110001100B3

B2

B1

B0G3

G2

G1

G0輸出輸入邏輯電路真值表(2)畫出各輸出函數(shù)的卡諾圖，并化簡(jiǎn)和變換。33GB==2B+2G3G2G3G+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G=(2G3G)+2G3G1G+2G3G)+2G3G1G=?3G2G?1G0B=?3G2G?1G?0G(3)根據(jù)邏輯表達(dá)式，畫出邏輯圖3編碼器編碼器的分類：普通編碼器和優(yōu)先編碼器。普通編碼器：任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)，否則輸出就會(huì)發(fā)生混亂。優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。當(dāng)同時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。(1)（4線─2線）普通二進(jìn)制編碼器1000010000100001Y0Y1I3I2I1I0

（2）真值表編碼器的輸入為高電平有效。

（a）邏輯框圖4輸入二進(jìn)制碼輸出11011000（2）4─2線優(yōu)先編碼器（1）列出真值表輸入輸出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）寫出邏輯表達(dá)式輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)優(yōu)先級(jí)從高到低為I0I3~輸入為編碼信號(hào)I3

I0輸出為Y1Y03321IIIY+=33210IIIIY+=32II+=321III+=

以下介紹的是4000系列CMOS集成電路優(yōu)先編碼器CD4532的邏輯功能和應(yīng)用方法。(3）.集成電路編碼器（b）引腳圖（a）邏輯符號(hào)

該編碼器有8個(gè)信號(hào)輸入，3個(gè)二進(jìn)制碼輸出。高電平為有效電平。為便于多個(gè)芯片的連接和擴(kuò)展，設(shè)置了輸入使能EI和輸出使能EO及優(yōu)先編碼工作狀態(tài)標(biāo)志GS。信號(hào)輸入編碼輸出輸入使能

8線-3線優(yōu)先編碼器CD4532功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL優(yōu)先級(jí)最高優(yōu)先級(jí)最低禁止編碼器工作例4.4.2用二片CD4532構(gòu)成16線-4線優(yōu)先編碼器,其邏輯圖如下圖所示，試分析其工作原理。。00

00000無(wú)編碼輸出0解：據(jù)CD4532的功能表及給定的邏輯圖分析知：。1100000若無(wú)有效電平輸入0111哪塊芯片的優(yōu)先級(jí)高？1若有有效電平輸入。1010000若有有效電平輸入11114

譯碼器/數(shù)據(jù)分配器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表1)2線-4線譯碼器和電路結(jié)構(gòu)

邏輯圖(a)74HC139集成譯碼器

LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表2).集成電路譯碼器

常用的集成二進(jìn)制譯碼器有CMOS(如74HC138）和TTL（如74LS138)的定型產(chǎn)品。兩者邏輯功能相同，只是電性能參數(shù)不同。74HC139是雙2線-4線譯碼器。邏輯符號(hào)(b)74HC138(74LS138)集成譯碼器引腳圖邏輯符號(hào)使能輸入端二進(jìn)制輸入端輸出端74HC138集成譯碼器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A0例2.譯碼器的擴(kuò)展用74X139和74X138構(gòu)成5線-32線譯碼器高位選片外低位選片內(nèi)00~3線–8線譯碼器的~

含三變量函數(shù)的全部最小項(xiàng)。Y0Y7基于這一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。例3.用譯碼器實(shí)現(xiàn)邏輯函數(shù)。...因?yàn)椋寒?dāng)E3=1，E2=E1=0時(shí)，（3）常用的集成七段顯示譯碼器

----------CMOS七段顯示譯碼器74HC4511

當(dāng)輸入8421BCD碼時(shí)，輸出高電平有效，用以驅(qū)動(dòng)共陰極顯示器；當(dāng)輸入為1010-1111時(shí)，輸出全為低電平，顯示器無(wú)顯示。輔助控制端輸入端燈測(cè)試輸入LT=0，七段全亮

鎖存使能輸入LE=0，鎖存器不工作，輸出隨輸入碼的變化而變；LE由0到1時(shí)，輸入碼被鎖存，輸出取決于鎖存器的內(nèi)容。滅燈輸入BL=0且LT=1時(shí)，七段全滅LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進(jìn)制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表CMOS七段顯示譯碼器74HC4511功能表(續(xù))**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測(cè)試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進(jìn)制或功能BLLED3D2D1D0此時(shí)輸出狀態(tài)取決于LE由0跳變至1時(shí)BCD碼的輸入解：可以把一個(gè)數(shù)據(jù)信號(hào)分配到8個(gè)不同的通道上去。010當(dāng)ABC=010時(shí)，Y2=DCBA

數(shù)據(jù)分配器可以用唯一地址譯碼器實(shí)現(xiàn)。數(shù)據(jù)輸入數(shù)據(jù)輸出地址輸入(通道選擇)使能端例：用74HC138組成數(shù)據(jù)分配器。輸入輸出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表5數(shù)據(jù)選擇器1.數(shù)據(jù)選擇器的定義與功能

數(shù)據(jù)選擇的功能：在通道選擇信號(hào)的作用下，將多個(gè)通道的數(shù)據(jù)分時(shí)傳送到公共的數(shù)據(jù)通道上去的。

與數(shù)據(jù)分配器正好相反。

數(shù)據(jù)選擇器：能實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用相當(dāng)于多個(gè)輸入的單刀多擲開(kāi)關(guān)，又稱“多路開(kāi)關(guān)”

。00I3011011=1=00××1YS0S1E地址使能輸出輸入功能表0 0 0 I00 0 1 I10 1 0 I20 1 1 I3工作原理及邏輯功能74LS151邏輯符號(hào)D7YYE74HC151D6D5D4D3D2D1D0S2S1S0集成電路數(shù)據(jù)選擇器（1）8選1數(shù)據(jù)選擇器74HC151的功能八個(gè)數(shù)據(jù)源輸入使能輸入兩個(gè)互補(bǔ)輸出三個(gè)地址輸入輸入輸出使能選擇YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD774LS151的功能表當(dāng)E=1時(shí)，Y=0當(dāng)E=0時(shí)，比較Y與L，當(dāng)

D3=D5=D6=D7=1D0=D1=D2=D4=0時(shí)，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L例1：

試用8選1數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)：

解:（1）一位數(shù)值比較器

數(shù)值比較器：對(duì)兩個(gè)1位數(shù)字進(jìn)行比較（A、B），以判斷其大小的邏輯電路。輸入：兩個(gè)一位二進(jìn)制數(shù)A、B輸出：

FBA>=1，表示A大于BFBA<=1，表示A小于BFBA==1，表示A等于B6數(shù)值比較器1.數(shù)值比較器的定義及功能

一位數(shù)值比較器是多位比較器的基礎(chǔ)。由一位數(shù)值比較器的真值表得到如下邏輯表達(dá)式：BA=FBA>BA=FBA<ABBA+=FBA=一位數(shù)值比較器真值表10011001010101010000FA=BFA<BFA>BBA輸出輸入邏輯電路圖集成數(shù)值比較器74LS85(1)集成數(shù)值比較器74LS85的功能74LS85的引腳圖

74LS85是四位數(shù)值比較器，其工作原理和兩位數(shù)值比較器相同。74LS85的邏輯符號(hào)輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL4位數(shù)值比較器74LS85的功能表例：用兩片74LS85組成8位數(shù)值比較器（串聯(lián)擴(kuò)展方式）。（2）集成數(shù)值比較器的位數(shù)擴(kuò)展輸入:

A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0輸出FBA>FBA<FBA=高位片輸出低位片B3A3~B0A0B7A7~B4A4：輸入:低四位的比較結(jié)果應(yīng)作為高四位的條件（a）采用串聯(lián)擴(kuò)展方式：例：用74HC85組成16位數(shù)值比較器的并聯(lián)擴(kuò)展方式：B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12輸出（b）采用并聯(lián)擴(kuò)展方式：7算術(shù)運(yùn)算電路@在兩個(gè)1位二進(jìn)制數(shù)相加時(shí)，不考慮低位來(lái)的進(jìn)位的相加

---半加

@在兩個(gè)二進(jìn)制數(shù)相加時(shí)，考慮低位進(jìn)位的相加

---全加加法器分為半加器和全加器兩種。半加器全加器1).半加器和全加器兩個(gè)4位二進(jìn)制數(shù)相加:串行進(jìn)位加法器如何用1位全加器實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相加？

A3

A2A1

A0+B3

B2

B1

B0=?

低位的進(jìn)位信號(hào)送給鄰近高位作為輸入信號(hào)，采用串行進(jìn)位加法器運(yùn)算速度不高。2).多位數(shù)加法器0作業(yè)：P193-2004.1.5；4.1.6；4.1.7；4.2.1；4.2.2；4.2.3；4.2.7；4.3.3；4.4.1；4.4.4；4.4.5；4.4.6；4.4.14；4.4.154.4.19；4.4.20；4.4.21(1)；4.4.26；五鎖存器和觸發(fā)器教學(xué)基本要求:1、掌握鎖存器、觸發(fā)器的電路結(jié)構(gòu)和工作原理2、熟練掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T觸發(fā)器的邏輯功能1、鎖存器與觸發(fā)器共同點(diǎn)：具有0和1兩個(gè)穩(wěn)定狀態(tài)，一旦狀態(tài)被確定，就能自行保持。一個(gè)鎖存器或觸發(fā)器能存儲(chǔ)一位二進(jìn)制碼。

不同點(diǎn)：鎖存器---對(duì)脈沖電平敏感的存儲(chǔ)電路，在特定輸入脈沖電平作用下改變狀態(tài)。觸發(fā)器---對(duì)脈沖邊沿敏感的存儲(chǔ)電路，在時(shí)鐘脈沖的上升沿或下降沿的變化瞬間改變狀態(tài)。

CP

CP

2鎖存器1）.基本SR鎖存器初態(tài)：R、S信號(hào)作用前Q端的狀態(tài)，初態(tài)用Qn表示。次態(tài)：R、S信號(hào)作用后Q端的狀態(tài)次態(tài)用Qn+1表示。工作原理R=0、S=0狀態(tài)不變00若初態(tài)Qn=1101若初態(tài)

Qn=001000

無(wú)論初態(tài)Qn為0或1，鎖存器的次態(tài)為1態(tài)。信號(hào)消失后新的狀態(tài)將被記憶下來(lái)。01若初態(tài)Qn=1101若初態(tài)Qn=0010010R=0、S=1置1

無(wú)論初態(tài)Qn為0或1，鎖存器的次態(tài)為0態(tài)。信號(hào)消失后新的狀態(tài)將被記憶下來(lái)。10若初態(tài)Qn=1110若初態(tài)Qn=0100101R=1、S=0置01100S=1、R=1無(wú)論初態(tài)Qn為0或1，觸發(fā)器的次態(tài)、都為0。狀態(tài)不確定約束條件:SR=0當(dāng)S、R同時(shí)回到0時(shí)，由于兩個(gè)與非門的延遲時(shí)間無(wú)法確定，使得觸發(fā)器最終穩(wěn)定狀態(tài)也不能確定。觸發(fā)器的輸出既不是0態(tài)，也不是1態(tài)

例運(yùn)用基本SR鎖存器消除機(jī)械開(kāi)關(guān)觸點(diǎn)抖動(dòng)引起的脈沖輸出。開(kāi)關(guān)S由B撥向A時(shí)，觸點(diǎn)脫離B有瞬間的抖動(dòng)開(kāi)關(guān)S由A撥回B時(shí)，觸點(diǎn)脫離A有瞬間的抖動(dòng)開(kāi)關(guān)S由B撥向A時(shí)，觸點(diǎn)接觸A有瞬間的抖動(dòng)Q不變Q不變開(kāi)關(guān)S由A撥回B時(shí)，觸點(diǎn)接觸B有瞬間的抖動(dòng)2）.邏輯門控SR鎖存器電路結(jié)構(gòu)

國(guó)標(biāo)邏輯符號(hào)基本SR鎖存器使能信號(hào)控制門電路邏輯功能

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=Ф（不確定）E=1：E=0：狀態(tài)發(fā)生變化。且有：狀態(tài)不變Q3=SQ4=R的波形。

例：邏輯門控SR鎖存器的E、S、R的波形如下圖虛線上邊所示，鎖存器的原始狀態(tài)為Q=0，試畫出Q3、Q4、Q和Q解：根據(jù)前面講的邏輯門控SR鎖存器的功能表可畫出圖如虛線下邊所示：

主鎖存器與從鎖存器結(jié)構(gòu)相同（TG1和TG4的工作狀態(tài)相同；TG2和TG3的工作狀態(tài)相同），且鎖存使能信號(hào)反相，這樣，利用兩個(gè)鎖存器的交互鎖存可實(shí)現(xiàn)存儲(chǔ)數(shù)據(jù)和輸入信號(hào)之間的隔離。1）.電路結(jié)構(gòu)2主從觸發(fā)器施密特反相器2）.由傳輸門組成的CMOSD觸發(fā)器的工作原理

TG1導(dǎo)通，TG2斷開(kāi)——輸入信號(hào)D送入主鎖存器。TG3斷開(kāi)，TG4導(dǎo)通——從鎖存器維持在原來(lái)的狀態(tài)不變。(1)CP=0時(shí):

=1，C=0，Q跟隨D端的狀態(tài)變化，使Q=D。

(2)CP由0跳變到1

:

=0，C=1，TG3導(dǎo)通，TG4斷開(kāi)——從鎖存器Q的信號(hào)送Q端。TG1斷開(kāi)，TG2導(dǎo)通——輸入信號(hào)D不能送入主鎖存器。主鎖存器維持原態(tài)不變。

可見(jiàn)：從鎖存器在工作中總是跟隨主鎖存器的狀態(tài)變化，觸發(fā)器因此冠名“主從”。觸發(fā)器的狀態(tài)僅僅取決于CP信號(hào)上升沿到達(dá)前瞬間的D信號(hào)。即D觸發(fā)器的特性可用下式來(lái)表達(dá)：Qn+1=D

并稱其為D觸發(fā)器的特性方程。3D

觸發(fā)器

1.特性表（功能表）Qn

DQn+10000111001112.特性方程（次態(tài)方程）Qn+1=D

3.狀態(tài)圖3.狀態(tài)轉(zhuǎn)換圖

翻轉(zhuǎn)10011111

置111010011

置000011100狀態(tài)不變01010000

說(shuō)明Qn+1QnKJ1.特性表

（功能表）2.特性方程（次態(tài)方程）4JK

觸發(fā)器

例5.4.1

設(shè)下降沿觸發(fā)的JK觸發(fā)器時(shí)鐘脈沖和J、K信號(hào)的波形如圖所示，試畫出輸出端Q的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。解：

Q

5T觸發(fā)器

特性方程（次態(tài)方程）3.狀態(tài)轉(zhuǎn)換圖特性表011101110000T邏輯符號(hào)

1.2.4.T′觸發(fā)器邏輯符號(hào)

特性方程時(shí)鐘脈沖每作用一次，觸發(fā)器翻轉(zhuǎn)一次。6SR

觸發(fā)器

1.特性表

（功能表）2.特性方程（次態(tài)方程）3.狀態(tài)圖Qn

SRQn+1000000100101011不確定100110101101111不確定

SR=0（約束條件）本章課后題：P237-2425.2.3；5.2.4；5.2.5；5.4.1；5.4.3；5.4.5六.時(shí)序邏輯電路的分析與設(shè)計(jì)教學(xué)基本要求2、熟練掌握時(shí)序邏輯電路的分析方法1、熟練掌握時(shí)序邏輯電路的描述方式及其相互轉(zhuǎn)換。3、熟練掌握時(shí)序邏輯電路的設(shè)計(jì)方法4、熟練掌握典型時(shí)序邏輯電路計(jì)數(shù)器、寄存器、移位寄存器的邏輯功能及其應(yīng)用。127輸出方程:

O＝f1(I，S)激勵(lì)方程:

E＝f2(I，S)狀態(tài)方程:

Sn+1＝f3(E，Sn)表達(dá)輸出信號(hào)與輸入信號(hào)、狀態(tài)變量的關(guān)系式表達(dá)激勵(lì)信號(hào)與輸入信號(hào)、狀態(tài)變量的關(guān)系式表達(dá)存儲(chǔ)電路從現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系式激勵(lì)輸出狀態(tài)輸入128狀態(tài)表

其格式如下：次態(tài)/輸出輸入xy次態(tài)/輸出X=0X=1AD/0C/1BB/1A/0CB/1D/0DA/0B/1現(xiàn)態(tài)現(xiàn)態(tài)y某電路的狀態(tài)表129

每一個(gè)狀態(tài)用一個(gè)圓圈來(lái)代表，圈內(nèi)用字母或數(shù)字表示該狀態(tài)的名稱，用還箭頭的直線或弧線表示狀態(tài)轉(zhuǎn)換關(guān)系，并將引起這一轉(zhuǎn)換的輸入條件X以及在該輸入和現(xiàn)態(tài)下的相應(yīng)輸出標(biāo)注在有向線段的旁邊，箭頭的起點(diǎn)表示現(xiàn)態(tài)，終點(diǎn)表示次態(tài)。如：狀態(tài)圖，其形式如下所示：x/z輸入條件輸出現(xiàn)態(tài)次態(tài)ABDC0/00/01/01/00/11/11/10/1某MEALY型電路的狀態(tài)圖由左圖可知：若電路處于狀態(tài)B，則當(dāng)輸入X=1時(shí)，電路輸出Z=0。130同一時(shí)序電路的狀態(tài)圖與狀態(tài)表可相互轉(zhuǎn)換。如：

狀態(tài)圖與狀態(tài)表的轉(zhuǎn)換關(guān)系現(xiàn)態(tài)次態(tài)/輸出x=0X=1AB/1C/0BB/0A/1CA/0C/0ACB0/11/10/01/00/01/0131輸出方程激勵(lì)方程組

狀態(tài)方程組1.邏輯方程組例：下面通過(guò)實(shí)例來(lái)討論時(shí)序電路邏輯功能的四種表達(dá)方法。132狀態(tài)轉(zhuǎn)換真值表100010001100000000YA010100011100010111011101001110輸出方程狀態(tài)方程組(1)根據(jù)方程組列出狀態(tài)轉(zhuǎn)換真值表133（2）將狀態(tài)轉(zhuǎn)換真值表轉(zhuǎn)換為狀態(tài)表01/000/11111/000/11010/000/00001/000/101狀態(tài)表A=1A=0狀態(tài)轉(zhuǎn)換真值表010100011100010111011101001110100010001100000000YA134狀態(tài)表01/000/11111/000/11010/000/00001/000/101A=1A=00/01/00/11/00/11/00/11/0(3)根據(jù)狀態(tài)表畫出狀態(tài)圖狀態(tài)圖

10

11

00

01

135（4）根據(jù)狀態(tài)表畫出時(shí)序圖（波形圖）

時(shí)序邏輯電路的四種描述方式是可以相互轉(zhuǎn)換的。狀態(tài)表01/000/11111/000/11010/000/00001/000/101A=1A=0波形圖從波形圖可以看出:輸出Y不受時(shí)鐘脈沖的影響。2時(shí)序邏輯電路的分析1.了解電路的組成；電路的輸入、輸出信號(hào)、觸發(fā)器的類型等。

４.確定電路的邏輯功能。3.列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和波形圖；2.根據(jù)給定的時(shí)序電路圖,寫出下列各邏輯方程式：(１)輸出方程；

(２)各觸發(fā)器的激勵(lì)方程;

（3）狀態(tài)方程:

將每個(gè)觸發(fā)器的驅(qū)動(dòng)方程代入其特性方程得狀態(tài)方程。137例1

試分析如圖所示時(shí)序電路的邏輯功能。同步時(shí)序邏輯電路分析舉例電路是由兩個(gè)T觸發(fā)器組成的同步時(shí)序電路。解：(1)了解電路組成。138(2)根據(jù)電路列出三個(gè)方程組激勵(lì)方程組:T0=AT1=AQ0

輸出方程組:

Y=AQ1Q0

將激勵(lì)方程組代入T觸發(fā)器的特性方程得狀態(tài)方程組:139(3)根據(jù)狀態(tài)方程組和輸出方程列出狀態(tài)表Y=AQ1Q000/111/01111/010/01010/001/00101/000/000A=1A=0狀態(tài)表140(4)畫出狀態(tài)圖00/111/01111/010/01010/001/00101/000/000A=1A=0

1/1

1/0

01

00

11

10

1/0

1/0

0/0

0/0

0/0

0/0

Q1Q0

A/Y

14100/111/01111/010/01010/001/00101/000/000A=1A=0(5)畫出時(shí)序圖

若輸入A存在較大噪聲，這可能錯(cuò)誤地觸發(fā)進(jìn)位操作。如果刪除電路圖中A和與門G2輸入之間的連線，將電路轉(zhuǎn)換為穆?tīng)栃?，使輸出信?hào)僅取決于電路的狀態(tài)，其變化始終與時(shí)鐘同步，而輸入信號(hào)A影響電路狀態(tài)的時(shí)間僅限于CP脈沖上升沿前后的瞬間，從而提高電路的抗干擾性能。142(6)邏輯功能分析

觀察狀態(tài)圖和時(shí)序圖可知，電路是一個(gè)由信號(hào)A控制的可控二進(jìn)制計(jì)數(shù)器。當(dāng)A=0時(shí)停止計(jì)數(shù)，電路狀態(tài)保持不變；當(dāng)A=1時(shí)，在CP上升沿到來(lái)后電路狀態(tài)值加1，一旦計(jì)數(shù)到11狀態(tài)，Y輸出1，且電路狀態(tài)將在下一個(gè)CP上升沿回到00。輸出信號(hào)Y的下降沿可用于觸發(fā)進(jìn)位操作。

該電路也是序列信號(hào)檢測(cè)器。用來(lái)檢測(cè)同步脈沖信號(hào)序列A中1的個(gè)數(shù)，一旦檢測(cè)到四個(gè)1狀態(tài)（這四個(gè)1狀態(tài)可以不連續(xù)），電路則輸出高電平。143例2

試分析如圖所示時(shí)序電路的邏輯功能。電路是由兩個(gè)JK觸發(fā)器組成的莫爾型同步時(shí)序電路。解：(1)了解電路組成。J2=K2=XQ1

J1=K1=1Y=Q2Q1

(2)寫出下列各邏輯方程式：輸出方程:激勵(lì)方程:144J2=K2=XQ1

J1=K1=1將激勵(lì)方程代入JK觸發(fā)器的特性方程得狀態(tài)方程:整理得：FF2FF1145(3)列出其狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和波形圖Y=Q2Q1

11100100X=1X=0狀態(tài)轉(zhuǎn)換表10/100/101/011/000/010/011/001/0146狀態(tài)圖

10/100/11101/011/01000/010/00111/001/000X=1X=0畫出狀態(tài)圖

1/0

1/0

1/1

00

11

01

10

1/0

X/Y

0/0

0/1

0/0

0/0

00

11

01

10

Q2Q1

147根據(jù)狀態(tài)轉(zhuǎn)換表，畫出波形圖。1100011001111000010010110100A=1A=0Z10011100110110Q2Q1148X=0時(shí)電路功能：可逆計(jì)數(shù)器

X=1時(shí)Y可理解為進(jìn)位或借位端。電路進(jìn)行加1計(jì)數(shù)電路進(jìn)行減1計(jì)數(shù)。(４)確定電路的邏輯功能.149例3

分析下圖所示的同步時(shí)序電路。

激勵(lì)方程組輸出方程組

Z0=Q0Z1=Q1Z2=Q2解：（1）根據(jù)電路列出邏輯方程組:150得狀態(tài)方程（2）列出其狀態(tài)表將激勵(lì)方程代入D觸發(fā)器的特性方程得狀態(tài)方程：110111100110010101001100110011100010010001001000狀態(tài)表151（3）畫出狀態(tài)圖

110111100110010101001100110011100010010001001000狀態(tài)表狀態(tài)圖

000

001

100

011

010

110

101

111

Q2Q1Q0

152（4）畫出時(shí)序圖

CP

Q0

Q2

Q1

TCP

153由狀態(tài)圖可見(jiàn)，電路的有效狀態(tài)是三位循環(huán)碼。從時(shí)序圖可看出，電路正常工作時(shí)，各觸發(fā)器的Q端輪流出現(xiàn)一個(gè)寬度為一個(gè)CP周期脈沖信號(hào),循環(huán)周期為3TCP。電路的功能為脈沖分配器或節(jié)拍脈沖產(chǎn)生器。（5）邏輯功能分析3同步時(shí)序邏輯電路的設(shè)計(jì)同步時(shí)序電路的設(shè)計(jì)過(guò)程：155例1.

設(shè)計(jì)一個(gè)序列檢測(cè)器，用來(lái)檢測(cè)二進(jìn)制序列。每當(dāng)連續(xù)收到3個(gè)1（或3個(gè)以上1）時(shí)，該檢測(cè)器輸出為1，否則為0。解：據(jù)題意，電路有一個(gè)輸入端x，用以接收二進(jìn)制信號(hào)序列，還有一個(gè)輸出端z，用來(lái)指示對(duì)“111”序列的識(shí)別，且輸入與輸出之間的關(guān)系見(jiàn)下面典型序列所示：

x：11011110z：00000110同步時(shí)序邏輯電路設(shè)計(jì)舉例1561.先建立原始狀態(tài)圖

據(jù)題意，電路在連續(xù)收到3個(gè)1（或者3個(gè)以上1）時(shí)，輸出為1，其它情況輸出則為0，因此，要求電路能記憶收到1個(gè)1，連續(xù)兩個(gè)1，連續(xù)3個(gè)1的情況。設(shè)電路的初始狀態(tài)為S0，并將以上三種情況分別用S1，S2，S3來(lái)表示，則可得出主干轉(zhuǎn)移圖，見(jiàn)下圖所示：S0S2S3S10/00/00/01/11/11/01/00/0次態(tài)/輸出X=0X=1S0S0/0S1/0S1S0/0S2/0S2S0/0S3/1S3S0/0S3/1現(xiàn)態(tài)原始狀態(tài)表

再對(duì)上圖作進(jìn)一步的完善（見(jiàn)紅線所示），便得到原始狀態(tài)圖，據(jù)它可以作出原始狀態(tài)表如上表所示。1572.狀態(tài)化簡(jiǎn)

由于獲得的是完全確定的狀態(tài)表，故用觀察法化簡(jiǎn)便可以得等效狀態(tài)對(duì)為（S2，S3）。且最大等效類為：（S0），（S1），（S2，S3）。將等效對(duì)（S2，S3）合并為一個(gè)狀態(tài)，記為S2，則可作出最小化狀態(tài)表如下：次態(tài)/輸出X=0X=1S0S0/0S1/0S1S0/0S2/0S2S0/0S2/1現(xiàn)態(tài)X=0X=10000/001/00100/011/01100/011/11583.狀態(tài)編碼

因?yàn)樽钚』癄顟B(tài)表中只有三個(gè)狀態(tài)，所以只需要2位二進(jìn)制代碼來(lái)表示各個(gè)狀態(tài)。根據(jù)編碼規(guī)則，找出最佳編碼方案。由規(guī)則1知，S1與S2，S0與S2，S0與S1均應(yīng)分配相鄰的二進(jìn)制代碼。由規(guī)則2知，S0與S1，S0與S2均應(yīng)分配相鄰的二進(jìn)制代碼。由規(guī)則3知，S0與S1應(yīng)分配相鄰的二進(jìn)制代碼。由規(guī)則4知，S0應(yīng)分配邏輯0。由以上分析得到的狀態(tài)分配圖及編碼如下：

y201y2y1y10S0S0001S1S2S101S211

將以上分配的狀態(tài)編碼代入最小化狀態(tài)表中，便可得到二進(jìn)制狀態(tài)表。1594.選定觸發(fā)器，求出激勵(lì)函數(shù)式和輸出函數(shù)式

若選J-K觸發(fā)器作存儲(chǔ)元件，則由J-K觸發(fā)器的激勵(lì)表與二進(jìn)制的狀態(tài)表可作出激勵(lì)函數(shù)真值表如下：輸入Xy2y1次態(tài)激勵(lì)函數(shù)J2K2J1K1000000d0d001000dd1010dddddd01100d1d1100010d1d101111dd0110dddddd11111d0d0

由于狀態(tài)表中只有三個(gè)狀態(tài)，而10狀態(tài)沒(méi)有用上，故10狀態(tài)可作任意狀態(tài)處理。160

將上表中的激勵(lì)函數(shù)值及狀態(tài)表中的輸出值填入相應(yīng)的卡諾圖，如下所示：010000010111dd10dd0100dd01dd111010dd01000101dd11dd10dd0100dd0110111010dd0100000100110110ddJ2K2J1K1z

將卡諾圖化簡(jiǎn)，便可得到最簡(jiǎn)