第八講編碼器課時

第八講編碼器課時第1頁，共17頁，2023年，2月20日，星期一P2M2編碼器功能的測試1、什么是編碼器（Encoder）？

為了區(qū)分一系列不同的事物，將其中的每個事物用一個代碼來表示，這就是編碼的含義。編碼器的邏輯功能就是把多輸入端中某輸入端上得到有效電平時的狀態(tài)編成一個對應(yīng)的二進(jìn)制代碼，其功能與譯碼器相反。通常使用的編碼器分為2n到n的二進(jìn)制編碼器（如74LS148）及10線到8421BCD碼的二-十進(jìn)制編碼器（如74LS147）兩大類。

2、什么是普通編碼器？

普通編碼器約定在多個輸入端中每個時刻僅有1個輸入端有效，否則輸出將發(fā)生混亂。某一普通編碼器電路有8個輸入端，且輸入為高電平有效，每個時刻僅有1個輸入端為高電平，可見輸入共有8種組合，可以用3位二進(jìn)制數(shù)來分別表示輸入端的8種情況，也就是把每一種輸入情況編成一個與之對應(yīng)的3位二進(jìn)制數(shù)，這就是3位二進(jìn)制編碼器。二、搶答器的設(shè)計與調(diào)試第2頁，共17頁，2023年，2月20日，星期一P2M2編碼器功能的測試普通3位二進(jìn)制編碼器

普通3位二進(jìn)制編碼器真值表

二、搶答器的設(shè)計與調(diào)試第3頁，共17頁，2023年，2月20日，星期一P2M2編碼器功能的測試由真值表可寫出輸出與輸入的函數(shù)表達(dá)式：3、什么是優(yōu)先編碼器（PriorityEncoder）？在優(yōu)先編碼器電路中，將所有輸入端按優(yōu)先順序排了隊，允許同時在兩個以上輸入端上得到有效信號，此時僅對優(yōu)先權(quán)最高的一個進(jìn)行編碼，而不對優(yōu)先級低的請求進(jìn)行編碼。

二、搶答器的設(shè)計與調(diào)試

演示174LS148第4頁，共17頁，2023年，2月20日，星期一P2M2編碼器功能的測試看一看：74LS148管腳排布及邏輯符號

二、搶答器的設(shè)計與調(diào)試第5頁，共17頁，2023年，2月20日，星期一P2M2編碼器功能的測試74LS148功能真值表

第6頁，共17頁，2023年，2月20日，星期一

把I1～I(xiàn)9的十個狀態(tài)分別編碼成十個BCD碼。其中I9的優(yōu)先權(quán)最高，I1的優(yōu)先權(quán)最低。輸入：邏輯0(低電平）有效輸出：反碼輸出注意：P2M2編碼器功能的測試二-十進(jìn)制編碼器74LS147

演示274LS147演示3編碼顯示電路第7頁，共17頁，2023年，2月20日，星期一補(bǔ)充:數(shù)據(jù)選擇器

數(shù)字系統(tǒng)中，常常需要將多個通道的信號傳送到公共數(shù)據(jù)線上去，專業(yè)上一般稱之為數(shù)據(jù)采集，完成這一功能的組合邏輯電路就稱為數(shù)據(jù)選擇器。右圖(a)、(b)分別為數(shù)據(jù)選擇器的示意圖和邏輯框圖。一、原理第8頁，共17頁，2023年，2月20日，星期一傳送兩路數(shù)據(jù)的邏輯符號、真值表及表達(dá)式:傳送四路數(shù)據(jù)的邏輯符號、真值表及表達(dá)式:第9頁，共17頁，2023年，2月20日，星期一根據(jù)此真值表，可以得到四選一數(shù)據(jù)選擇器的輸出表達(dá)式:

下圖為集成數(shù)據(jù)選擇器74153的邏輯框圖，它含有兩個彼此獨立的四選一數(shù)據(jù)選擇器，但這兩個四選一數(shù)據(jù)選擇器公用兩根地址線。其功能表如下:二、標(biāo)準(zhǔn)中規(guī)模數(shù)據(jù)選擇器74153第10頁，共17頁，2023年，2月20日，星期一例:試用兩片4選1數(shù)據(jù)選擇器及適當(dāng)?shù)拈T電路構(gòu)成一個8選1數(shù)據(jù)選擇器。4選1數(shù)據(jù)選擇器有兩根地址線，要構(gòu)成8選1數(shù)據(jù)選擇器就得有三根地址線，為此只能借助于使能端來實現(xiàn)，如下圖所示:解:

可以不講第11頁，共17頁，2023年，2月20日，星期一例:

可以不講第12頁，共17頁，2023年，2月20日，星期一74LS373管腳排布及邏輯符號

看一看：二、搶答器的設(shè)計與調(diào)試2.3鎖存器第13頁，共17頁，2023年，2月20日，星期一8路觸發(fā)鎖存電路

二、搶答器的設(shè)計與調(diào)試2.3鎖存器第14頁，共17頁，2023年，2月20日，星期一P2M3鎖存器功能的測試1、什么是鎖存器？鎖存器與前面介紹過的其他組合邏輯電路不同，它已經(jīng)屬于數(shù)字電路中時序邏輯電路的范疇，下面以D鎖存器為例來簡單介紹鎖存器的工作情況。

在D鎖存器中引入了時鐘脈沖CP輸入端，是一個電平控制的使能端。當(dāng)CP=1時，輸入端D上的信號能被鎖存器接收并導(dǎo)致輸出端Q狀態(tài)的變化；當(dāng)CP=0時，鎖存器被封鎖，不再接收D上的輸入信號，輸出Q維持在此前的狀態(tài)上不變（通常稱其為“保持”）。

D鎖存器邏輯符號二、搶答器的設(shè)計與調(diào)試第15頁，共17頁，2023年，2月20日，星期一作業(yè)：1、P801（2）、2、

思考:1.查