南京郵電大學(xué)微電子導(dǎo)論期末復(fù)習(xí)

南京郵電大學(xué)微電子導(dǎo)論期末復(fù)習(xí)第一頁，共34頁。第一章重點與難點小結(jié)微電子學(xué)的概念和特點、集成電路的概念和作用、半導(dǎo)體、微電子和集成電路的關(guān)系。微電子技術(shù)的戰(zhàn)略地位、發(fā)展動力和對傳統(tǒng)產(chǎn)業(yè)的滲透與帶動作用。微電子技術(shù)的歷史：摩爾定律、第一臺通用電子計算機、第一個晶體管、第一塊集成電路、第一臺微處理器、我國第一款商品化通用高性能CPU。微電子技術(shù)的現(xiàn)狀與挑戰(zhàn)：微電子產(chǎn)業(yè)鏈及其特點、微電子產(chǎn)業(yè)面臨的挑戰(zhàn)。我國的微電子產(chǎn)業(yè)：歷史、產(chǎn)業(yè)化基地、產(chǎn)業(yè)分布、緊缺人才。第二頁，共34頁。第二章重點與難點小結(jié)半導(dǎo)體材料的分類、硅的晶體結(jié)構(gòu)能帶理論的三個假設(shè)、能帶、滿帶、空帶、價帶、導(dǎo)帶、禁帶、帶隙（禁帶寬度）等的概念電子的躍遷、固體的導(dǎo)電模型、本征半導(dǎo)體與雜質(zhì)半導(dǎo)體、施主、受主、雜質(zhì)能級電子和空穴、本征載流子濃度及其影響因素、多子和少子、電中性條件半導(dǎo)體中的載流子濃度計算、載流子的輸運機制：擴散運動和漂移運動、影響擴散電流的因素、影響漂移電流的因素。遷移率的概念和影響因素載流子的復(fù)合第三頁，共34頁。2-1,2-22-1用于推導(dǎo)能帶論的基本假設(shè)有哪些？什么是能帶論？用能帶論的觀點來區(qū)分金屬、半導(dǎo)體和絕緣體。2-2載流子的主要輸運模式是什么？影響載流子輸運的因素有哪些？第四頁，共34頁。電子科學(xué)與工程學(xué)院郭宇鋒微電子器件基礎(chǔ)2-3在室溫下的單晶硅進行硼摻雜，硼的濃度為3×1015cm－3。試求半導(dǎo)體中多子和少子的濃度。若再摻入濃度為4.5×1015cm－3的磷，試確定此時硅的導(dǎo)電類型，并求出此時的多子和少子濃度。解：第一次摻雜：半導(dǎo)體為P型多子為空穴：少子為電子：第二次摻雜：半導(dǎo)體由P型變?yōu)镹型。多子為電子：少子為空穴：2-3第五頁，共34頁。第三章重點與難點小結(jié)PN結(jié)形成的微觀過程、空間電荷區(qū)、PN結(jié)的能帶、PN結(jié)的正向偏置與反向偏置、雪崩擊穿的物理過程、PN結(jié)的IV特性和應(yīng)用雙極晶體管的結(jié)構(gòu)、共發(fā)射極接法、電流增益和電流傳輸率、晶體管特性曲線及其分區(qū)。雙極晶體管的應(yīng)用和特點。

MOS場效應(yīng)晶體管的基本結(jié)構(gòu)和分類、閾值電壓的概念和影響因素、NMOSFET工作機理、I-V特性曲線及其分區(qū)、MOSFET的應(yīng)用和特點。第六頁，共34頁。3-1一個硅PN結(jié)的摻雜濃度為NA＝3×1015cm-3,ND=5×1015cm-3，（1）若平衡時P型硅一側(cè)的耗盡區(qū)寬度為0.9μm，求此時總的耗盡區(qū)寬度。（2）若給此PN結(jié)施加偏壓后，總耗盡區(qū)寬度變?yōu)?.6μm，求P側(cè)和N側(cè)的耗盡區(qū)寬度，并判斷此時PN結(jié)處于正偏還是反偏。解：（1）由得：故：（2）由題意：兩式聯(lián)立，解得：因耗盡區(qū)變寬，故PN結(jié)處于反偏狀態(tài)。XNXPNANDXN3-1第七頁，共34頁。3-23-2一個硅PN結(jié)二極管，室溫（300K）下飽和電流為1.48×10-13A，正向電流已知為0.442A，求此時的正向電壓。解：由得：第八頁，共34頁。3-33-3定義通過基區(qū)流入集電結(jié)的電流和發(fā)射極注入電流之比為電流傳輸率α，證明：證明：第九頁，共34頁。3-43-4共發(fā)射極接法晶體管中，基極電流Ib＝20μA，電流傳輸率α＝0.996，試求此時的發(fā)射極電流Ie。解：第十頁，共34頁。3-53-5試證明在NMOS工作在深線性區(qū)時（VDS<<VGS-VT），ID和VDS近似滿足如下關(guān)系：證明：第十一頁，共34頁。3-6源極P+NP+柵極漏極VT<VGS<0VDS<0IDSVDSID3-6試分析PMOSFET的工作機理。(1)VT<VGS<0,VDS<0:漏結(jié)耗盡區(qū)擴展，使得柵極下方耗盡區(qū)寬度從源到漏逐漸增加，晶體管截止，IDS＝0。第十二頁，共34頁。3-6源極P+NP+柵極漏極VT<VGS<0Vsat<VDS<0IDSVDSID3-6試分析PMOSFET的工作機理。(2)VGS<VT<0,Vsat<VDS<0:柵極下方耗盡區(qū)寬度從源到漏逐漸增加，而反型層寬度從源到漏逐漸減小，ID隨VDS減小而線性增加。第十三頁，共34頁。3-6源極P+NP+柵極漏極VT<VGS<0VDS=Vsat<0IDSVDSIDVsat=VGS-VTIsat3-6試分析PMOSFET的工作機理。(3)VGS<VT<0,VDS=Vsat<0:漏結(jié)邊緣反型層寬度減小到零，ID達到最大值。第十四頁，共34頁。上一專題習(xí)題答案源極P+NP+柵極漏極VGS<VT<0VDS<Vsat<0IDSVDSIDVsat=VGS-VTIsat3-6試分析PMOSFET的工作機理。(4)VGS<VT<0,VDS<Vsat<0

:溝道被夾斷，隨著VDS的減小有效溝道長度減小，ID飽和。第十五頁，共34頁。P－MOSFET與N－MOSFETIDVDS飽和區(qū)VGS2VGS3VGS4VGS5截止區(qū)VGS10>VGS>VT線性區(qū)線性區(qū)VDSID飽和區(qū)VGS2VGS3VGS4VGS5截止區(qū)VGS1VGS<VTNMOSI-V特性曲線PMOSI-V特性曲線第十六頁，共34頁。思考題思考題：設(shè)則你認(rèn)為K會受到下面哪些因素的影響？怎樣影響？（溝道長度、溝道寬度、溝道濃度）溝道長度：越長，K越??；溝道寬度：越寬，K越大；溝道濃度：影響不大。第十七頁，共34頁。第四章重點與難點小結(jié)圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：擴散：固態(tài)源、液態(tài)源、氣態(tài)源離子注入制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射N+埋層雙極工藝流程N阱CMOS工藝流程第十八頁，共34頁。4-14-1簡述光刻的基本過程。解：（1）涂膠：將光刻膠涂在硅片上。（2）曝光：將掩模版覆蓋在硅片上方，在特定波長的光線下曝光一段時間。（3）顯影：將硅片浸沒在顯影液中進行顯影。（4）腐蝕：采用干法刻蝕或濕法腐蝕，利用刻蝕或腐蝕的選擇性，在窗口中暴露出來的基片上形成圖形。（5）去膠：去除殘留的光刻膠。第十九頁，共34頁。4-2,4-34-2簡述二氧化硅的特點和在集成電路中的作用。4-3簡述各種CVD工藝的特點和優(yōu)缺點。（略）第二十頁，共34頁。4-4在雜質(zhì)濃度ND0＝3×1016cm－3的硅中按照如下工藝進行摻雜，若再擴散后硼摻雜和磷摻雜的y方向濃度分布分別為NA(y)=(18-5×104y)×1016cm－3和ND(y)=(3-2×104y)×1017cm－3，試求橫向擴散差△x為多少微米？△xxyN(×1016cm－3)yND0=3y1y2NA=18-5yND=30-20y在結(jié)的邊界上凈雜質(zhì)含量為零。故NA(y1)＝ND0,代入數(shù)值，解得y1=0.0003cm=3umNA(xjN)＝ND（xjN)＋ND0，代入數(shù)值，解得y2=0.0001cm=1um因為在推結(jié)過程中橫向擴展是縱向結(jié)深的0.8倍。故△x＝0.8（y1-y2）=1.6umy1y24-4第二十一頁，共34頁。4-54-5總結(jié)N＋埋層雙極工藝和N阱CMOS工藝的工藝流程，并總結(jié)各自掩模版的作用。解：N＋埋層雙極工藝的工藝流程：

(1)N＋埋層制作：氧化→光刻埋層→磷注入→去氧化層(2)外延層生長(3)隔離擴散：氧化→光刻隔離區(qū)→硼注入→推阱→去氧化層(4)P型基區(qū)制作:氧化→光刻基區(qū)→硼注入→推阱→去除氧化層(5)N＋發(fā)射區(qū)制作:氧化→光刻發(fā)射區(qū)→磷注入→推結(jié)→去除氧化層(6)接觸孔和引線制作:氧化→光刻接觸孔→濺射鋁→光刻引線掩模版共6張，其作用分別是：(1)M1：光刻埋層(2)M2：光刻隔離區(qū)(3)M3：光刻基區(qū)(4)M4：光刻發(fā)射區(qū)(5)M5：光刻接觸孔氧化(6)M6：光刻引線第二十二頁，共34頁。4-54-5總結(jié)N＋埋層雙極工藝和N阱CMOS工藝的工藝流程，并總結(jié)各自掩模版的作用。解：N阱CMOS工藝的工藝流程：(1)N阱制作：氧化→光刻N阱區(qū)→刻蝕SiO2→氧化→磷注入→推阱→去氧化層(2)場區(qū)制作：氧化→淀積Si3N4→光刻場區(qū)→刻蝕Si3N4→刻蝕SiO2→高壓氧化→刻蝕Si3N4→刻蝕SiO2(3)柵氧化層制作：氧化→淀積多晶硅→光刻柵區(qū)→刻蝕多晶硅(4)源漏制作:N＋區(qū)光刻→磷離子注入→P+區(qū)光刻→硼離子注入→推結(jié)(5)接觸孔和引線制作:淀積二氧化硅→光刻接觸孔→濺射鋁→光刻引線掩模版共7張，其作用分別是：(1)M1：光刻N阱區(qū)(2)M2：光刻場區(qū)(3)M3：光刻柵區(qū)(4)M4：光刻N＋區(qū)(5)M5：光刻P+區(qū)(6)M6：光刻接觸孔(7)M7:光刻引線第二十三頁，共34頁。4-6(1)預(yù)氧(2)淀積Si3N4(3)光刻Si3N4（M1）(4)刻蝕SiO2(5)高壓氧化(6)刻蝕Si3N4(7)刻蝕SiO2(8)生長柵氧(9)淀積多晶硅(10)光刻多晶（M2）(11)注入P(12)推結(jié)(13)淀積SiO2(14)光刻接觸孔(M3)(15)濺射硅鋁(16)光刻硅鋁(M4)1.場氧制作：(1)~(7)2.柵制作：(8)~(10)3.源漏制作：(11)~(12)4.接觸孔和引線制作：(13)~(16)4-6設(shè)計制備NMOSFET的工藝，并畫出流程圖。第二十四頁，共34頁。第五章重點與難點小結(jié)集成電路的性能指標(biāo)、影響集成電路性能的因素、提高性能/價格比的途徑、集成電路按器件結(jié)構(gòu)分類、按電路功能分類、按集成規(guī)模分類。基本邏輯運算、NMOS與PMOS的通斷與柵電壓的關(guān)系、CMOS基本邏輯單元的結(jié)構(gòu)和工作原理。CMOS集成電路的特點、雙極集成電路的特點、BiCMOS電路的特點。第二十五頁，共34頁。5-15-1寫出異或邏輯和同或邏輯的真值表。（略）第二十六頁，共34頁。5-25-2試用一個與非門和一個倒相器構(gòu)成一個CMOS與門電路，畫出電路圖。（提示：）AVDDP1N2BN1P2FP3N3第二十七頁，共34頁。5-35-3列出下圖CMOS邏輯電路的真值表，其中輸出為X，輸入為A、B、C。AXVDDCB第二十八頁，共34頁。5-4,5-55-4比較雙極、CMOS和BiCMOS集成電路的特點。5-5反相積分放大器的輸入電阻R為10KΩ，若輸入和輸出電壓波形如圖所示，求電容C的值。t（ms）V1（V）100-10t（ms）Vout（V）100-1050150略第二十九頁，共34頁。第6章重點與難點小結(jié)ASIC的定義和設(shè)計流程。系統(tǒng)設(shè)計、行為設(shè)計、邏輯設(shè)計、電路設(shè)計、物理設(shè)計、制版流片、器件和工藝設(shè)計、SOC的概念、技術(shù)特征和優(yōu)點，IP核的概念和分類。MEMS的定義、意義、分類、理論基礎(chǔ)和技術(shù)基礎(chǔ)、NAMS的概念、理論基礎(chǔ)和技術(shù)基礎(chǔ)。單電子晶體管、碳納米管場效應(yīng)晶體管、有機分子場效應(yīng)晶體管、石墨烯晶體管、憶阻體、超導(dǎo)開關(guān)器件、量子單元自動機、量子計算機、DNA計算機、納電子系統(tǒng)面臨的挑戰(zhàn)。第三十頁，共34頁。作業(yè)6-1什么是ASIC？簡述ASIC的設(shè)計流程？6-2集成