數(shù)字電子技術(shù)基礎(chǔ)

數(shù)字電子技術(shù)基礎(chǔ)第一頁(yè)，共41頁(yè)。1.“與非”2.“或非”第二頁(yè)，共41頁(yè)。3.OD門(mén)的邏輯符號(hào)在使用OD門(mén)時(shí)，一定要將輸出端通過(guò)電阻（叫做上拉電阻）接到電源上，如圖3.3.26所示OD門(mén)第三頁(yè)，共41頁(yè)?！熬€與”的實(shí)現(xiàn)普通的“與非”門(mén)輸出端不能并聯(lián)使用，但OD門(mén)可以將輸出端直接相接，即實(shí)現(xiàn)線與邏輯，其電路如圖所示輸出端邏輯式為故OD門(mén)的線與實(shí)現(xiàn)了與或非的邏輯功能。第四頁(yè)，共41頁(yè)。4.OD門(mén)的特點(diǎn)：5.OD門(mén)的應(yīng)用①通過(guò)改變VDD2的值，來(lái)改變輸出高電平VOH的大??；②OD門(mén)的輸出管設(shè)計(jì)尺寸較大，可以承受很大的電流和電壓，故可以直接驅(qū)動(dòng)小型繼電器。①實(shí)現(xiàn)與或非邏輯第五頁(yè)，共41頁(yè)。②電平轉(zhuǎn)換由于OD門(mén)的高電平可以通過(guò)外加電源改變，故它可作為電平轉(zhuǎn)換電路。一般CMOS與非門(mén)的電平0~15V，而TTL門(mén)為0.3V~3.6V。若需要轉(zhuǎn)換邏輯電平，只要將負(fù)載電阻接到5V電源即可。第六頁(yè)，共41頁(yè)。③實(shí)現(xiàn)數(shù)據(jù)采集如圖3.3.31所示,可實(shí)現(xiàn)母線（總線）的數(shù)據(jù)的接收和傳送可利用選通信號(hào)SA～SC來(lái)實(shí)現(xiàn)對(duì)不同通道數(shù)據(jù)的采集，并輸送到母線上。接收時(shí)，利用選通信號(hào)SD～SG來(lái)實(shí)現(xiàn)數(shù)據(jù)從不同通道輸出。第七頁(yè)，共41頁(yè)。下圖為CMOS傳輸門(mén)的電路圖及邏輯符號(hào)。三、CMOS傳輸門(mén)----又稱為模擬電子開(kāi)關(guān)其中T1為NMOS管，T2為PMOS管，C和C為一對(duì)互補(bǔ)控制信號(hào)1.電路結(jié)構(gòu)及邏輯符號(hào)第八頁(yè)，共41頁(yè)。2.工作原理若CMOS傳輸門(mén)的一端接輸入電壓vI，另一端接負(fù)載電阻RL，如圖3.3.34所示。圖3.3.34傳輸門(mén)的工作電路設(shè)RL>>RON，VIH＝VDD，VIL＝0。C的高低電平為VDD和0。（1）C＝0，C＝1無(wú)論vI在0～VDD之間如何變化，T1和T2同時(shí)截止，輸入和輸出斷開(kāi)，傳輸門(mén)截止（為高組態(tài)），輸出vo＝010VDD第九頁(yè)，共41頁(yè)。（2）C＝1，C＝0圖3.3.35CMOS的工作狀態(tài)0<vI<VDD-VGS(th)N|VGS(th)P|<vI<VDD10ui=0,T1通，T2截止uo=uiui=1,T2通，T1截止uo=uiui=1/2UDD,T1T2通，uo=ui011/2VDD第十頁(yè)，共41頁(yè)。3.特點(diǎn)①由于T1和T2管的結(jié)構(gòu)對(duì)稱，即漏源可以互換，故CMOS傳輸門(mén)輸入雙向器件，其輸出端和輸入端也可以互換使用；②利用CMOS傳輸門(mén)和CMOS反相器可以組成各種復(fù)雜的邏輯電路，如一些組合邏輯電路，數(shù)據(jù)選擇器、寄存器、計(jì)數(shù)器等。③利用CMOS傳輸門(mén)可以組成雙向模擬開(kāi)關(guān)，用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)，這一點(diǎn)是其它一般邏輯門(mén)無(wú)法實(shí)現(xiàn)的。第十一頁(yè)，共41頁(yè)。CMOS雙向模擬開(kāi)關(guān)電路是由CMOS傳輸門(mén)和反相器組成。和CMOS傳輸門(mén)一樣，它也是屬于雙向器件。其工作原理為：當(dāng)C＝1,開(kāi)關(guān)閉合，vo＝vI；當(dāng)C＝0,開(kāi)關(guān)斷開(kāi)，輸出高阻態(tài)。CMOS雙向模擬開(kāi)關(guān)的電路及符號(hào)第十二頁(yè)，共41頁(yè)。當(dāng)C＝1時(shí)，開(kāi)關(guān)接通，輸出電壓為當(dāng)C＝0時(shí)，開(kāi)關(guān)截止，則在圖3.3.37所示電路中，CMOS雙向模擬開(kāi)關(guān)接在輸出端的電阻為RL，雙向模擬開(kāi)關(guān)的導(dǎo)通電阻為RTG4.應(yīng)用第十三頁(yè)，共41頁(yè)。其中KTG為輸出電壓和輸入電壓的比值，稱為電壓傳輸系數(shù)，即1.為了得到盡量大且穩(wěn)定的電壓傳輸系數(shù)，應(yīng)使RL>>RTG.2.由于MOS管的導(dǎo)通內(nèi)阻和輸入電壓有關(guān)，為了減小vI對(duì)RTG的影響，改進(jìn)電路74HC4066四雙向模擬開(kāi)關(guān)，RTG=30Ω，而且vI變化RTG不變第十四頁(yè)，共41頁(yè)。其電路如圖3.3.38所示，這是三態(tài)反相器，也稱為輸出緩沖器，輸出的狀態(tài)不僅有高電平、低電平，還有第三態(tài)－高阻態(tài)圖3.3.38CMOS三態(tài)門(mén)的電路及符號(hào)01011101010高組態(tài)四、三態(tài)輸出的CMOS門(mén)電路第十五頁(yè)，共41頁(yè)。其工作原理為其中EN

為使能端，且低電平有效，即EN

＝0，Y＝A低電平有效CMOS三態(tài)門(mén)形式有多種，它也可以在CMOS反相器基礎(chǔ)上加控制電路構(gòu)成，第十六頁(yè)，共41頁(yè)。當(dāng)EN＝0時(shí)，T1、T4導(dǎo)通，輸出為Y＝A圖3.3.39為另一種CMOS三態(tài)非門(mén)，使能端（控制端）也是低電平有效當(dāng)EN＝1時(shí)，T1、T4截止，輸出為Y＝Z（高阻態(tài)）第十七頁(yè)，共41頁(yè)。圖3.3.40所示電路也是一種CMOS三態(tài)門(mén)當(dāng)EN＝1時(shí)，T2導(dǎo)通，Y＝A；當(dāng)EN＝0時(shí)，T2、T1截止，輸出為Y＝Z（高阻態(tài)）。這種三態(tài)門(mén)使能端是高電平有效。第十八頁(yè)，共41頁(yè)。例1CMOS門(mén)電路如下圖所示，試分析電路的邏輯功能①C＝0時(shí)C＝1，傳輸門(mén)為高阻態(tài)，故輸出Y＝高阻故這是由CMOS或非門(mén)和CMOS傳輸門(mén)構(gòu)成的三態(tài)或非門(mén)傳輸門(mén)②C＝1時(shí)C＝0，傳輸門(mén)為開(kāi)啟，輸出Y＝（A＋B）解：第十九頁(yè)，共41頁(yè)。解：（a）Y＝A例2由CMOS傳輸門(mén)構(gòu)成的電路如圖3.3.42（a）、（b）、（c）所示，試寫(xiě)出各電路的輸出函數(shù)的表達(dá)式。AY0101第二十頁(yè)，共41頁(yè)。(b)輸出、輸入真值表為輸出邏輯式為第二十一頁(yè)，共41頁(yè)。其輸出邏輯式為注：為了避免傳輸門(mén)關(guān)閉時(shí)出現(xiàn)高阻態(tài)，可以在輸出端通過(guò)大電阻接地；也可以輸出端通過(guò)電阻接電源。這樣輸出端均會(huì)有確定的值。(C)其輸出輸入真值表為第二十二頁(yè)，共41頁(yè)。例3.3.4電路如圖3.3.43所示。試分析其邏輯功能解：當(dāng)EN＝1時(shí)，傳輸門(mén)截止，輸出為Y＝Z（高阻態(tài)）當(dāng)EN＝0時(shí)，傳輸門(mén)開(kāi)啟，CMOS反相器的輸出通過(guò)傳輸門(mén)到達(dá)輸出，使得Y＝A，故為三態(tài)輸出的反相器。第二十三頁(yè)，共41頁(yè)。1.總線結(jié)構(gòu)這樣只要分時(shí)控制各三態(tài)門(mén)的E（E）端，就能把各個(gè)門(mén)的數(shù)據(jù)輸入信號(hào)按要求依次送到總線，進(jìn)行數(shù)據(jù)傳輸。但注意使能端不能同時(shí)為“1”三態(tài)門(mén)的應(yīng)用它可以實(shí)現(xiàn)線與的功能，即輸出端可以并聯(lián)。如圖3.3.44所示3.3.5其他類型的CMOS邏輯門(mén)第二十四頁(yè)，共41頁(yè)。電路如圖2.3.45所示，則2.數(shù)據(jù)的雙向傳輸3.3.5其他類型的CMOS邏輯門(mén)當(dāng)EN＝1時(shí)，三態(tài)門(mén)G1輸出為Do，G2輸出為高阻態(tài)；當(dāng)EN＝0時(shí)，三態(tài)門(mén)G1輸出為高阻態(tài)，G2輸出為D1＝Do3.3.6CMOS電路的正確使用（自學(xué)）P1013.4*其他類型的MOS集成電路（自學(xué)）第二十五頁(yè)，共41頁(yè)。CMOS電路的優(yōu)點(diǎn)靜態(tài)功耗小每個(gè)門(mén)的功耗低至1μW，僅為T(mén)TL的1/1000。2.允許電源電壓范圍寬。

VDD~VSS相對(duì)的范圍達(dá)3~18V。3.輸入阻抗高，輸入電流小其輸入阻抗大于108Ω（100MΩ），對(duì)信號(hào)無(wú)衰減作用。第二十六頁(yè)，共41頁(yè)。4.扇出系數(shù)大（N≤50），驅(qū)動(dòng)能力強(qiáng)。5.抗干擾能力強(qiáng)CMOS電路的噪聲容限為40%VDD，如VDD=5V,則VN=2V>>0.4V（TTL）。6.輸出電平擺幅（VOL和VOH的差）大，電源利用率高。7.集成度高，工作頻率范圍寬。第二十七頁(yè)，共41頁(yè)。8.溫度穩(wěn)定性好可達(dá)-40~+85℃，接近于TTL中54軍品系列（-55~+125℃）。9.內(nèi)部有較完善的保護(hù)電路。第二十八頁(yè)，共41頁(yè)。復(fù)習(xí)1、三態(tài)門(mén)2、傳輸門(mén)第二十九頁(yè)，共41頁(yè)。練習(xí)1：分析邏輯電路，寫(xiě)出邏輯函數(shù)式Y(jié)=

。第三十頁(yè)，共41頁(yè)。練習(xí)2：下圖為多功能函數(shù)發(fā)生電路。試寫(xiě)出當(dāng)S2S1為00~11四種不同狀態(tài)時(shí)Y的邏輯函數(shù)式。1第三十一頁(yè)，共41頁(yè)。一、輸出特性三個(gè)區(qū)域的特點(diǎn):放大區(qū)：發(fā)射結(jié)正偏，集電結(jié)反偏。

即：IC=IB,且IC

=

IB3.5.1雙極型三極管的開(kāi)關(guān)特性3.5TTL門(mén)電路（109)第三十二頁(yè)，共41頁(yè)。(2)飽和區(qū)：發(fā)射結(jié)正偏，集電結(jié)正偏。

即：UCEUBE

，

IB>IC，UCE0.3V

(3)截止區(qū)：

UBE<死區(qū)電壓，IB=0，IC=ICEO

0

bec第三十三頁(yè)，共41頁(yè)。二、雙極型三極管的基本開(kāi)關(guān)電路圖3.5.1晶體三極管開(kāi)關(guān)電路第三十四頁(yè)，共41頁(yè)。晶體三極管開(kāi)關(guān)電路vi=0iB=0

T截止

iC=0vRC=0vO=VccT截止相當(dāng)于開(kāi)關(guān)打開(kāi)三、三極管開(kāi)關(guān)電路的工作原理第三十五頁(yè)，共41頁(yè)。晶體三極管開(kāi)關(guān)電路vi為高

iC=βiBvRC=iCRCvO=Vcc-iCRCT飽和相當(dāng)于開(kāi)關(guān)閉合vo=VCES三、三極管開(kāi)關(guān)電路的工作原理第三十六頁(yè)，共41頁(yè)。圖3.5.1晶體三極管開(kāi)關(guān)電路T穩(wěn)態(tài)時(shí)若合理選擇電路的參數(shù)，即當(dāng)vI=VIH，為高電平時(shí)，使得iB>IBS=VCC/βRC，三極管處于飽和導(dǎo)通狀態(tài)，輸出vo＝VOL＝Vces≈0,為低電平；當(dāng)vI=VIL<VON(死區(qū)電壓），為低電平時(shí)，使得三極管處于截止?fàn)顟B(tài)，輸出vo＝VOH≈VCC,為高電平其中：硅管為0.3V,鍺管為0.1V三、三極管開(kāi)關(guān)電路的工作原理是三極管達(dá)到飽和時(shí)對(duì)應(yīng)的最大輸入電流第三十七頁(yè)，共41頁(yè)。例：電路如圖，已知VIH=5V，VIL=0V，β=20，VCE(sat)=0.1V，試計(jì)算參數(shù)設(shè)計(jì)是否合理5V