計算機邏輯部件

計算機邏輯部件第一頁，共85頁。學習目的1．快速復習三態(tài)電路和異或門。2．掌握計算機中常用的組合邏輯電路，尤其是算術邏輯單元的組成、工作原理和先行進位的方法。3．了解時序邏輯電路。4．基本掌握陣列邏輯電路的組成、工作原理和解決問題的方案。第二頁，共85頁。本章重難點重點：常用邏輯電路的功能、原理1、加法器(串行加法器和并行加法器)2、ALU的功能和機構3、觸發(fā)器、寄存器4、譯碼器難點：ALU原理第三頁，共85頁。2.1計算機中常用的組合邏輯電路

邏輯電路的輸出狀態(tài)僅和當時的輸入狀態(tài)有關，而與過去的輸入狀態(tài)無關，稱這種邏輯電路為組合邏輯電路。常見的組合電路有加法器、算術邏輯單元、譯碼器、數(shù)據(jù)選擇器等。第二章計算機的邏輯部件第四頁，共85頁。2.1.1三態(tài)電路三態(tài)：正常0態(tài)，正常1態(tài)，高阻態(tài)Z三態(tài)結構：既可以把輸出“線與”（對正邏輯而言）在一起去驅(qū)動總線，又具有圖騰柱輸出(Totempole)結構優(yōu)點的輸出結構。三態(tài)反相門的功能表及邏輯圖：

P24圖2.1P25圖2.2幾組參數(shù)：P24-25第五頁，共85頁。2.1.2異或門及其應用1.可控原/反碼輸出電路功能表和邏輯圖2.半加器（詳見2.1.3）3.數(shù)碼比較器（1）四位比較器（2）八位比較器4.奇偶檢測電路5.常用的異或運算第六頁，共85頁。

XnYnHn0000111011102.1.3加法器1.半加器(不考慮進位)半加器XnYnHn兩數(shù)碼為Xn、Yn,半加和為Hn功能表(P28)反相器、或非門異或門第七頁，共85頁。2.全加器(1)一位全加器全加器XnYnCn-1FnCnXn、Yn、Cn-1Fn－和Cn－進位特點：輸入均取反，輸出也均為反碼第八頁，共85頁。(2)串行多位加法器

XnYnCn-1CnFnX1Y1 F1C0C1XnYnCn-1CnFnX2Y2 XnYnCn-1CnFnXnYnCn-1CnFnC2C3C4X3Y3 X4Y4 F2F3F4

n個全加器相連可得n位加法器，但加法時間較長，因為位間進位是串行傳送的，本位全加和Fi必須等低位進位Ci-1來到后才能進行，加法時間與位數(shù)有關。只有改變進位逐傳送的路徑，才能提高加法器工作速度。解決辦法之一：采用“超前進位產(chǎn)生電路”，來同時產(chǎn)生各位進位，從而實現(xiàn)快速加法，這種加法器稱為“超前進位加法器”。第九頁，共85頁。

超前進位產(chǎn)生電路是根據(jù)各進位的形成條件來實現(xiàn)的。C1的形成：

1）X1、Y1均為“1”

2）X1、Y1任一個為“1”，且進位C0為“1”

C1=X1Y1+(X1+Y1)C0C2的形成：

1）X2、Y2均為“1”

2）X2、Y2任一個為“1”，X1和Y1均為“1”

3）X2、Y2任一個為“1”，X1、Y1任一個為“1”且進位C0為“1”

C2=X2Y2+(X2+Y2)C1

=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0

同理可得C3、C4C3=X3Y3+(X3+Y3)C2

=X3Y3+(X3+Y3)X2Y2+(X3+

Y3)(X2+Y2)X1Y1

+(X3+Y3)(X2+Y2)(X1+Y1)C0C4=X4Y4+(X4+Y4)C3=X4Y4+(X4+Y4)X3Y3

+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1

+(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C0（3）超前進位多位加法器第十頁，共85頁。引入進位傳遞函數(shù)Pi

=Xi+Yi

兩輸入中有一個為“1”，若有進位輸入，則本位向高位傳送進位，這個進位可看成是低位進位越過本位直接向高位傳遞的。引入進位產(chǎn)生函數(shù)Gi

=Xi·Yi

當兩輸入均為“1”時，不管有無進位，定會產(chǎn)生向高位的進位。

用P1~P4、G1~G4代入C1~C4得：

C1=G1+P1C0

C2=G2+P2G1+P2P1C0

C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0第十一頁，共85頁。

用“與非”、“或非”、“與或非”形式改寫成如下形式：第十二頁，共85頁。*證明：C1第十三頁，共85頁。由上式畫出“超前進位產(chǎn)生電路”及“四位超前進位加法器”的邏輯圖如下。只要X1~X4,Y1~Y4和C0同時到來，就可幾乎同時形成C1~C4和F1~F4.第十四頁，共85頁。2.1.4ALU部件（Arithmeticandlogicalunit）

ALU是一種功能較強的組合電路。它能實現(xiàn)多種算術運算和邏輯運算。ALU的基本組合邏輯結構是超前進位加法器，通過改變加法器的Gi和Pi來獲得多種運算能力。下面通過介紹SN74181型四位ALU中規(guī)模集成電路來介紹ALU的原理。

第十五頁，共85頁。A3~A0

、B3~B0:參加運算的兩個數(shù)Cn:ALU最低位進位輸入F3~F0:運算結果（下標3：最高位，下標0：最低位）S0~S3:運算選擇控制端M:狀態(tài)控制端第十六頁，共85頁。1.功能表－能執(zhí)行16種算術、16種邏輯運算。加：算術加+:邏輯加（或）第十七頁，共85頁。2.原理（1）可以*證明*進位傳遞函數(shù)Pi和進位產(chǎn)生函數(shù)Gi有如下的特點：

Pi+Gi=Pi,PiGi=Gi（2）令ALU的“二與或非門”（1~4）及“三與或非門”（5~8）的輸出分別為Pi、Gi.

它們的表達式為：

同樣可以證明現(xiàn)在的Pi、Gi同樣滿足（1）的特點。這樣可以把ALU的“二與或非門”及“三與或非門”（含Bi反相門）看成是實現(xiàn)以Xi、Yi為輸入的進位傳遞函數(shù)的“或”門及進位產(chǎn)生函數(shù)的“與”門。

第十八頁，共85頁。第十九頁，共85頁。第二十頁，共85頁。（3）Xi、Yi與Ai、Bi的對應關系如下：上式中S3S2S1S0一旦確定，Xi、Yi

同Ai、Bi的關系就可確定。例：S3S2S1S0=HLLH時（1001）則：于是以Ai、Bi為輸入的結構復雜的ALU可改為以Xi、Yi為輸入的結構簡單的電路。第二十一頁，共85頁。下面討論它的邏輯功能（1）M＝L

因為：

1）異或門G21、G23、G25、G27是實現(xiàn)以Xi、Yi為輸入的半加。（如：G21的輸出為：P0G0＝X0Y0

）

2）G13~G16、G19的輸出是實現(xiàn)

第二十二頁，共85頁。3）電路輸出F3~F0:是X3~X0及Y3~Y0及低位進位Cn全加和的反碼，即：第二十三頁，共85頁。（2）M＝H

G13~G16輸出均為1，位間不發(fā)生關系。

F0~F3為：

綜上所述，對于正邏輯M＝L時，ALU是以X3~X0、Y3~Y0及Cn為輸入，輸出接一組反相器的4位快速加法器。

四位加法器0123

F0F1F2F3

X0Y0X1Y1X2Y2X3Y3CnCn+4第二十四頁，共85頁。M=H

X0Y0X1Y1X2Y2X3X3

F0F1F2F3

ALU是以Xi、Yi

為輸入的異或非門。第二十五頁，共85頁?；谏鲜鑫覀兎治鯝LU的邏輯功能

S3S2S1S0=HLLH(1)將S3S2S1S0=1001代入：得：

解得：（2）M=H

此時執(zhí)行了異或非操作。

第二十六頁，共85頁。（3）M=L

當Cn=1時，第二十七頁，共85頁。當Cn=0時，第二十八頁，共85頁。例：S3S2S1S0=LLLL(1)將S3S2S1S0=0000代入：得：解得：（2）M=H此時執(zhí)行了求A的反碼的功能，記為：第二十九頁，共85頁。（3）M=L第三十頁，共85頁。3.用4片74181電路可組成16位ALUCnCn+4CnCn+4CnCn+4CnCn+4Cn0123片內(nèi)進位快速，但片間進位是逐片傳遞的，由此形成F0~F15的時間還是比較長。若把16位ALU中的每四位作為一組，用位間快速進位的形成方法來實現(xiàn)16位ALU中“組間快速進位”，那么就能得到16位快速ALU。第三十一頁，共85頁。

分析：組內(nèi)并行、組間并行

設16位加法器，4位一組，分為4組：4位4位4位4位

第4組第3組第2組第1組C16~C13C12~C9C8~C5C4~C1C0C16C12C8C4第三十二頁，共85頁。

1）第1組進位邏輯式組內(nèi)：

C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0

組間：

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0GIPI所以

CI=GI+PIC0組間進位傳遞函數(shù)組間進位產(chǎn)生函數(shù)第三十三頁，共85頁。

2）第2組進位邏輯式組內(nèi)：

C5=G5+P5CIC6=G6+P6G5+P6P5CIC7=G7+P7G6+P7P6G5+P7P6P5CI

組間：

C8=G8+P8G7+P8P7G6+P8P7P6G5+P8P7P6P5CIGⅡPⅡ所以

CⅡ=GⅡ+PⅡCI第三十四頁，共85頁。

3）第3組進位邏輯式組內(nèi)：

C9=G9+P9CⅡ

C10=G10+P10G9+P10P9CⅡ

C11=G11+P11G10+P11P10G9+P11P10P9CⅡ

組間：

C12=G12+P12G11+P12P11G10+P12P11P10G9+P12P11P10P9CⅡGⅢPⅢ所以

CⅢ=GⅢ+PⅢ

CⅡ第三十五頁，共85頁。

4）第4組進位邏輯式組內(nèi)：

C13=G13+P13CⅢC14=G14+P14G13+P14P13CⅢC15=G15+P15G14+P15P14G13+P15P14P13CⅢ

組間：

C16=G16+P16G15+P16P15G14+P16P15P14G13+P16P15P14P13CⅢGⅣPⅣ所以

CⅣ=GⅣ+PⅣCⅢ

第三十六頁，共85頁。5）各組間進位邏輯CI=GI+PIC0CⅡ=GⅡ+PⅡCICⅢ=GⅢ+PⅢCⅡCⅣ=GⅣ+PⅣCⅢ

=GⅡ+PⅡGI

+PⅡPIC0

=GⅢ+PⅢGⅡ+PⅢPⅡGI

+PⅢPⅡPIC0

=GⅣ+PⅣGⅢ+PⅣPⅢGⅡ

+PⅣPⅢPⅡGI+PⅣPⅢPⅡPIC0

第三十七頁，共85頁。6）結構示意∑41~∑85~∑129~∑1613~組間進位鏈A8....A5

B8....B5A4....A1

B4....B1A12....A9

B12....B9A16....A13

B16....B13CoCⅣGⅣPⅣGⅢPⅢGⅡPⅡGI

PI

C3~1C15~13C11~9C7~5

CⅢ

CⅡCI

A8....A5

B8....B5A4....A1

B4....B1A12....A9

B12....B9A16....A13

B16....B13CoGⅣPⅣGⅢPⅢGⅡPⅡGI

PI

C3~1CⅣ

CⅢ

CⅡCI

C15~13C11~9C7~5

7）進位傳遞過程Ai、Bi、C0GⅣ、PⅣ….GI、PI、CⅣ、CⅢ、CⅡ、CI

C3~1C15~13、C11~9、C7~5第三十八頁，共85頁。GIVPIVGIIIPIIIGIIPIIGIPI74182CIIICIICIC0

7418174181741817418174181:實現(xiàn)算術邏輯運算及組內(nèi)并行。74182：接收了組間的輔助函數(shù)后，產(chǎn)生組間的并行進位信號CIII

、CII

、CI，分別將其送到各小組的加法器上一個16位的ALU部件，要實現(xiàn)組內(nèi)并行，組間并行運算。所需器件為：74181芯片四塊，74182一塊第三十九頁，共85頁。三、譯碼器：（P34）輸入：n個輸出：＜＝2n第四十頁，共85頁。74LS138:3-8譯碼器第四十一頁，共85頁。四、數(shù)據(jù)選擇器：（P35）M選一（n個地址控制端子）M=2n第四十二頁，共85頁。8選1據(jù)選擇器（P35）第四十三頁，共85頁。2.2時序邏輯電路

時序邏輯電路不但與當前的輸入狀態(tài)有關，而且還與電路以前的輸入狀態(tài)有關。時序電路內(nèi)必須有存儲信息的記憶元件---觸發(fā)器。2.2.1

觸發(fā)器

按有無動作的統(tǒng)一時間節(jié)拍（時鐘脈沖）來分:有基本觸發(fā)器（無時鐘觸發(fā)器）和時鐘觸發(fā)器。按電路的結構來分:有主從觸發(fā)器、維持阻塞觸發(fā)器、邊沿觸發(fā)器和主從型邊沿觸發(fā)器等。按邏輯功能來分:有RS

觸發(fā)器、D

觸發(fā)器、JK

觸發(fā)器、T

觸發(fā)器、T’觸發(fā)器。第四十四頁，共85頁。

（1）電位觸發(fā)方式觸發(fā)器（D鎖存器）

EDQQ10110×

0110Q0Q0QQDEQQDE第四十五頁，共85頁。

DEQQEDQQ的區(qū)域是修改有效區(qū)第四十六頁，共85頁。

（2）邊沿觸發(fā)方式觸發(fā)器（D觸發(fā)器）

原理分析較復雜，我們只記住功能表。RdSdCPDQ

Q01××10××11↑011↑101100110QQRDSDDCPQQDCPRD

SD第四十七頁，共85頁。集成正沿雙D觸發(fā)器第四十八頁，共85頁。

CLKDSD

RD

QQ

觸發(fā)上升沿第四十九頁，共85頁。集成正沿4D觸發(fā)器第五十頁，共85頁。（3）主-從觸發(fā)方式觸發(fā)器（J-K觸發(fā)器）

主-從觸發(fā)器基本上是由兩個電位觸發(fā)器級聯(lián)而成的，接收輸入數(shù)據(jù)的是主觸發(fā)器，接收主觸發(fā)器輸出的是從觸發(fā)器，主、從觸發(fā)器的同步控制信號是互補的。RdSdCPJKQ

Q01×××10×××00×××11001110110111110110

不穩(wěn)定保持

1001

計數(shù)第五十一頁，共85頁。2.2.2寄存器和移位寄存器

寄存器是計算機的一個重要部件，用于暫存數(shù)據(jù)、指令等。它由觸發(fā)器和一些控制門組成。在寄存器中，常用的是正邊沿觸發(fā)D觸發(fā)器和鎖存器。

第五十二頁，共85頁。時鐘清除74LS374：帶三態(tài)輸出的8D邊沿觸發(fā)器74LS273：帶清除功能的8D邊沿觸發(fā)器第五十三頁，共85頁。74LS374內(nèi)部：輸出帶三態(tài)門第五十四頁，共85頁。74LS373：鎖存器

74LS373：8D電平觸發(fā)器G輸出控制第五十五頁，共85頁。

在計算機中常要求寄存器有移位功能。如在進行乘法時，要求將部分積右移；在將并行傳送的數(shù)轉(zhuǎn)換成串行數(shù)時也需移位。有移位功能的寄存器稱為移位寄存器。

QQ

DCPQ4QQ

DCPQ3QQ

DCPQ2QQ

DCPQ1CK移位輸出移位輸入左移QQ

DCPQ4QQ

DCPQ3QQ

DCPQ2QQ

DCPQ1CK移位輸出移位輸入右移第五十六頁，共85頁。

雙向四位移位寄存器。它有左移、右移、并行輸入及保持功能，采用主-從R-S觸發(fā)器作寄存元件。

第五十七頁，共85頁。移位器：74LS299右移左移時鐘清零第五十八頁，共85頁。2.2.3計數(shù)器

計數(shù)器是計算機、數(shù)字儀表中常用的一種電路。計數(shù)器按時鐘作用方式來分，有同步計數(shù)器和異步計數(shù)器兩大類。

異步計數(shù)器中，高位觸發(fā)器的時鐘信號是由低一位觸發(fā)器的輸出來提供的，結構簡單。

同步計數(shù)器中，各觸發(fā)器的時鐘信號是由同一脈沖來提供的，因此，各觸發(fā)器是同時翻轉(zhuǎn)的，它的工作頻率比異步計數(shù)器高，但結構較復雜。計數(shù)器按計數(shù)順序來分，有二進制、十進制兩大類。在計算機中較少使用異步計數(shù)器，這里著重介紹有并行輸入數(shù)據(jù)功能的正向同步十進制計數(shù)器。第五十九頁，共85頁。

用J一K觸發(fā)器構成的同步十進制集成化計數(shù)器。同步計數(shù)器是采用快速進位方式來計數(shù)的，觸發(fā)器及實現(xiàn)快速進位的邏輯電路是它的核心。當前狀態(tài)用Q表示，下一個狀態(tài)用Q’表示。由于計數(shù)器只有保持和計數(shù)兩種狀態(tài)，所以J=K=0是保持、J=K=1是計數(shù)設JA=KA=A；JB=KB=B；JC=KC=C；JD=KD=D；QDQCQBQAQ’DQ’CQ’BQ’A00000001001000110100010101100111100010010001001000110100010101100111100010010000DCBA0001001100010111000100110001111100011001紅色：B綠色：C藍色：D第六十頁，共85頁。

00000010××××01××QBQAQDQC0001111000011110D00100010××××00××QBQAQDQC0001111000011110C01100110××××00××QBQAQDQC0001111000011110B11111111××××11××QBQAQDQC0001111000011110AJD=KD=QDQA+QCQBQAJC=KC=QBQAJB=KB=QDQAJA=KA=1第六十一頁，共85頁。

J-K觸發(fā)器組成的十進制計數(shù)器：QDQDJCPKQCQCJCPKQBQBJCPKQAQAJCPK1CK第六十二頁，共85頁。十進制同步計數(shù)器

第六十三頁，共85頁。進位輸出清零置數(shù)時鐘第六十四頁，共85頁。同步計數(shù)器的擴展方法

第六十五頁，共85頁。2.3陣列邏輯電路

陣列邏輯電路近年來得到了迅速的發(fā)展。“陣列”是指邏輯元件在硅芯片上以陣列形式排列，這種電路具有設計方便、芯片面積小、產(chǎn)品成品率高、用戶自編程、減少系統(tǒng)的硬件規(guī)模等優(yōu)點常見的陣列邏輯電路有：讀／寫存儲器(randomaccessmemory，簡稱RAM)在主存儲器一章中將詳細介紹它的原理與使用。只讀存儲器(readonlymemory，簡稱ROM)可編程序邏輯陣列(programmablelogicarray，簡稱PLA)可編程序陣列邏輯(programmablearraylogic，簡稱PAL)通用陣列邏輯(generalarraylogic，簡稱GAL)門陣列(gatearray，簡稱GA)宏單元陣列(macrocellarray，簡稱MA)可編程門陣列(programmablegatearray，簡稱PGA)一般把除讀／寫存儲器的陣列邏輯電路統(tǒng)稱為可編程序邏輯器件(programmablelogicdevices，簡稱PLD)。在本節(jié)中將介紹ROM，PAL，PLA，GAL等器件。第六十六頁，共85頁。一、只讀存儲器ROM:(P43)ROM的結構：

只讀存儲器(readonlymemory，簡稱ROM)也是一類重要的陣列邏輯電路。在計算機中，常常要存儲固定的信息(如監(jiān)控程序、函數(shù)、常數(shù)等)。ROM主要由全譯碼的地址譯碼器和存儲單元體組成，前者是一種“與”陣列（組成全部地址的最小項

），后者則是“或”陣列，它們都以陣列形式排列。存儲體中寫入的信息是由用戶事先決定的，因此是“用戶可編程”的，而地址譯碼器則是“用戶不可編程”的。

ROM的類型：

1）PROM：熔絲型；一次熔斷，不能更改。（2）EPROM或E2PROM：紫外線擦除或電擦除型，可反復修改。MROM：掩模型，制造廠商制造時同時做好。

第六十七頁，共85頁。

熔絲型8*4ROM原理圖：第六十八頁，共85頁。ROM結構的另一種表示形式：第六十九頁，共85頁。二、可編程序邏輯陣列PLA(P45)

可編程序邏輯陣