第5章微機(jī)與外設(shè)數(shù)據(jù)傳輸hyl

第5章微機(jī)與外設(shè)數(shù)據(jù)傳輸hyl第一頁，共53頁。第二頁，共53頁。5.1I/O接口概述5.1.1使用接口電路的原因接口可起到CPU與不同外設(shè)進(jìn)行串行、并行信息的轉(zhuǎn)換作用接口可起到模/數(shù)與數(shù)/模的轉(zhuǎn)換作用非數(shù)字式信號必須經(jīng)過轉(zhuǎn)換，使其成為對應(yīng)的數(shù)字信號才能送到計(jì)算機(jī)總線。這種A/D，D/A轉(zhuǎn)換是通過接口來完成的。接口對I/O過程起到緩沖和聯(lián)絡(luò)作用解決外設(shè)存取速度和CPU速度不匹配的問題輸入輸出（I/O）接口：是把外部設(shè)備與微型計(jì)算機(jī)連接起來實(shí)現(xiàn)數(shù)據(jù)傳送的控制電路。第三頁，共53頁。外設(shè)必須通過接口電路與微機(jī)系統(tǒng)總線相連接數(shù)據(jù)總線控制總線地址總線數(shù)據(jù)線控制線狀態(tài)線接口電路外部設(shè)備第四頁，共53頁。5.1.2接口電路的分類第五頁，共53頁。接口電路的分類

按通用性分類通用接口：可供多種外部設(shè)備使用的標(biāo)準(zhǔn)接口，目的是使微機(jī)正常工作。通常制造成集成電路芯片，也稱為接口芯片。最初的IBM-PC使用的接口芯片：8284、8288、8255、8259、8237、8253后來的微機(jī)將這些芯片集成為大規(guī)模集成電路芯片，稱為芯片組。專用接口：為某種用途或某類外設(shè)而專門設(shè)計(jì)的接口電路，目的在于擴(kuò)充微機(jī)系統(tǒng)的功能。通常制造成接口卡，插在主板總線插槽上使用通用接口和專用接口的界限并不嚴(yán)格。第六頁，共53頁。接口電路的分類按可編程性分類

簡單的輸入/輸出接口芯片如鎖存器74LS373、單向緩沖器74LS244、雙向緩沖器（數(shù)據(jù)收發(fā)器）74LS245等。可編程接口芯片：其功能可以由軟件來選用控制。如并行輸入輸出接口8255、定時(shí)器/計(jì)數(shù)器8253、中斷控制器8259、DMA控制器8237等。第七頁，共53頁。5.1.3接口電路的功能一個(gè)接口的基本功能是在系統(tǒng)總線和I/O設(shè)備之間傳輸信號，提供緩沖作用，以滿足接口兩邊的時(shí)序要求：尋址功能輸入/輸出功能數(shù)據(jù)轉(zhuǎn)換功能聯(lián)絡(luò)功能中斷管理功能可編程功能復(fù)位功能錯(cuò)誤檢測功能*對于一個(gè)具體的接口來說，未必全部具備這些功能，但必定具備其中的幾個(gè)功能。第八頁，共53頁。5.1.4接口電路的基本結(jié)構(gòu)數(shù)據(jù)線控制線狀態(tài)線DBCBAB數(shù)據(jù)輸入寄存器(or三態(tài)門)數(shù)據(jù)輸出寄存器(鎖存器)狀態(tài)寄存器(or三態(tài)門)命令寄存器譯碼電路控制邏輯第九頁，共53頁。接口與端口接口是每個(gè)外設(shè)或每種外設(shè)與微處理器相連時(shí)使用的電路。一般在接口的內(nèi)部除了與外設(shè)打交道的工作電路外，還包含一組程序可訪問的寄存器，這些寄存器可以具有相互獨(dú)立的地址，也可以幾個(gè)一組，共用一個(gè)地址。這樣的寄存器或寄存器組稱為輸入/輸出端口（I/Oport）。CPU以訪問端口的形式來訪問接口。進(jìn)而CPU通過這些端口與該接口所連接的外部設(shè)備進(jìn)行信息交換。為傳遞的數(shù)據(jù)提供緩沖、鎖存等功能的稱為數(shù)據(jù)端口。用來保存設(shè)備和接口的狀態(tài)信息，供CPU查詢的稱為狀態(tài)端口。用來保存CPU發(fā)出的命令，以控制接口與外部設(shè)備的執(zhí)行動(dòng)作的稱為控制（或命令）端口。第十頁，共53頁。接口與端口接口上可以包含唯一的端口,也可以包含幾個(gè)端口。對CPU程序來說，接口僅是一個(gè)籠統(tǒng)的概念，而接口中的各個(gè)端口寄存器是CPU程序與接口打交道的具體對象。端口的地址和端口的數(shù)據(jù)是程序唯一可見的內(nèi)容，而接口和外設(shè)在程序中是無法直接反映出來的。端口一般分為數(shù)據(jù)端口、狀態(tài)端口和控制端口。第十一頁，共53頁。

5.1.5I/O端口的編址方式端口有兩種編址方式：統(tǒng)一編址和獨(dú)立編址。

統(tǒng)一編址：把外設(shè)接口與內(nèi)存統(tǒng)一進(jìn)行編址。各占據(jù)統(tǒng)一地址空間的不同部分。利用對存儲(chǔ)器的讀寫操作完成數(shù)據(jù)的輸入和輸出。優(yōu)點(diǎn)可使用全部對存儲(chǔ)器操作指令，指令多，方便靈活；訪問控制信號統(tǒng)一。缺點(diǎn)內(nèi)存可用地址空間減??；尋址地址線數(shù)多，譯碼復(fù)雜。0000H地址空間(共1MB)內(nèi)存地址(960KB)I/O地址(64KB)FFFFFHEFFFFHF0000H第十二頁，共53頁。I/O端口的編址方式

獨(dú)立編址：計(jì)算機(jī)單獨(dú)給外設(shè)端口編址，外設(shè)地址空間和內(nèi)存地址空間相互獨(dú)立。PC系列機(jī)采用I/O端口獨(dú)立編址方式優(yōu)點(diǎn)：內(nèi)存地址空間不受I/O編址的影響；I/O空間較存儲(chǔ)器空間小，地址線少，譯碼電路簡單。缺點(diǎn)：要有專門輸入輸出指令；I/O指令功能較弱，尋址方式少，不靈活。8088總線A19-A0A15-A0MEMR、MEMWIOR、IOW、AEN存儲(chǔ)器輸入/輸出第十三頁，共53頁。5.1.68086的I/O編址把端口地址放在DX寄存器中，對該端口進(jìn)行讀寫，可尋址的端口號為0~65535(FFFFH)INAL,DXOUTDX,AL端口地址小于或等于FFH(255)，可以用立即數(shù)表示端口地址。

INAL,42HOUT43H,AL第十四頁，共53頁。OUT43H,AL第十五頁，共53頁。INAL,21H第十六頁，共53頁。IBMPC/XT主機(jī)板的I/O譯碼電路Y0Y1Y2Y3Y4Y5Y6Y7A5A6A7A8A9AENIOWAB

CG2BG2AG174LS138DMAC（8237）中斷控制器（8259）定時(shí)器/計(jì)數(shù)器（8253）并行接口（8255）WRTDMAPG（寫DMA頁面寄存器）WRTNMIREG（寫NMI屏蔽寄存器）第十七頁，共53頁。5.2CPU與輸入/輸出設(shè)備之間的信號

CPU和I/O設(shè)備之間的信號分類數(shù)據(jù)信息數(shù)字量模擬量開關(guān)量狀態(tài)信息：對于輸入設(shè)備來說，用READY信號來標(biāo)明待輸入的數(shù)據(jù)是否準(zhǔn)備就緒。對于輸出設(shè)備來說，用BUSY信號來表示輸出設(shè)備是否處于空閑狀態(tài)?？刂菩畔ⅲ喝缤庠O(shè)的啟動(dòng)信號和停止信號就是常見的控制信息。第十八頁，共53頁。5.3CPU和外設(shè)之間的數(shù)據(jù)傳送方式接口電路控制數(shù)據(jù)信號的傳送，這種傳送操作是在CPU的監(jiān)控下實(shí)現(xiàn)的。對于CPU而言，數(shù)據(jù)傳送就是輸入輸出操作，控制接口的傳送操作有三種方式：程序方式無條件傳送方式條件傳送方式（查詢方式傳送）中斷方式DMA方式（DMA控制I/O方式）第十九頁，共53頁。5.3.1程序方式程序方式傳送是指在程序控制下進(jìn)行信息傳送，又可分為無條件傳送和條件傳送方式。

無條件傳送方式若程序員能夠確信一個(gè)外設(shè)已經(jīng)準(zhǔn)備就緒，就不必查詢外設(shè)的狀態(tài)而進(jìn)行信息傳輸，這稱為無條件傳送方式。在無條件傳送方式下，程序設(shè)計(jì)較簡單。第二十頁，共53頁。輸出鎖存器輸入緩沖器或或端口譯碼器至輸出設(shè)備自輸入設(shè)備ABIOWIORDB無條件傳送方式接口工作原理。。第二十一頁，共53頁。無條件傳送輸入的例子：MOV DX,160HIN AL,DX無條件傳送輸出的例子：MOVDX,160HMOVAL,[BX]OUTDX,AL第二十二頁，共53頁。無條件輸入輸出傳送例子接口K7K1K0+5VD0～D7A0～A15CLKLS06反相驅(qū)動(dòng)器LS2738D鎖存器LS244三態(tài)緩沖器8000H譯碼+5VLED0LED7……GIOWIORnext: movdx,8000h ;DX指向數(shù)據(jù)端口

inal,dx ;從輸入端口讀開關(guān)狀態(tài)

notal ;反相

outdx,al ;送輸出端口顯示

calldelay ;調(diào)子程序延時(shí)

jmpnext ;重復(fù)第二十三頁，共53頁。條件傳送方式（查詢方式）CPU通過執(zhí)行程序不斷讀取并測試外設(shè)的狀態(tài)，根據(jù)外設(shè)的工作狀態(tài)控制外設(shè)的輸入/輸出，即查詢方式。在此傳送方式下，一個(gè)數(shù)據(jù)傳送到接口，其過程由3個(gè)環(huán)節(jié)組成：CPU從接口中讀取狀態(tài)字CPU檢測狀態(tài)字的對應(yīng)位是否滿足“就緒”條件，如果不滿足，則回到前一步讀取狀態(tài)字。如執(zhí)行輸入方式時(shí)狀態(tài)字表明外設(shè)已處于“就緒”狀態(tài)，則傳送數(shù)據(jù)。執(zhí)行輸出方式時(shí)狀態(tài)字表明外設(shè)已處于“空閑”狀態(tài)，則傳送數(shù)據(jù)。第二十四頁，共53頁。傳送流程演示第二十五頁，共53頁。①查詢式傳送輸入的例子：清零與讀操作啟動(dòng)轉(zhuǎn)換讀狀態(tài)第二十六頁，共53頁。電路原理分析： 啟動(dòng)ADC以后，轉(zhuǎn)換結(jié)束時(shí)產(chǎn)生EOC信號，把轉(zhuǎn)換結(jié)果鎖存至鎖存器，把狀態(tài)觸發(fā)器置為1，表示數(shù)據(jù)已經(jīng)準(zhǔn)備好?？刂贫丝凇獙?64H端口，譯碼器輸出和IOW信號同時(shí)有效，啟動(dòng)ADC轉(zhuǎn)換。狀態(tài)端口——讀162H端口，譯碼器輸出和IOR信號同時(shí)有效，打開通過D0讀取狀態(tài)信息。數(shù)據(jù)端口——讀160H端口，譯碼器輸出和IOR信號同時(shí)有效，打開三態(tài)緩沖器，從D7~D0讀入數(shù)據(jù)，同時(shí)清除狀態(tài)信息。負(fù)脈沖第二十七頁，共53頁。程序示例：從ADC讀取一個(gè)數(shù)據(jù)到AL。READ： MOVDX,160H INAL,DX ；清狀態(tài)

MOVDX,164H OUTDX,AL ；啟動(dòng)ADCREAD1： MOVDX,162H INAL,DX ；查詢狀態(tài)

TESTAL,1；同01H進(jìn)行與運(yùn)算

JZREAD1 MOVDX,160H INAL,DX ；讀取數(shù)據(jù)

RET第二十八頁，共53頁。②查詢式傳送輸出的例子：啟動(dòng)外設(shè)數(shù)據(jù)準(zhǔn)備好取走數(shù)據(jù)否清除狀態(tài)第二十九頁，共53頁。電路原理說明：寫到164H端口，產(chǎn)生一個(gè)負(fù)脈沖來啟動(dòng)外設(shè)開始工作。寫數(shù)據(jù)到160H端口，CPU輸出數(shù)據(jù)到鎖存器，同時(shí)置“1”狀態(tài)觸發(fā)器，為外設(shè)提供狀態(tài)信息：“數(shù)據(jù)已準(zhǔn)備好”。讀取162H端口，CPU查詢狀態(tài)，看外設(shè)是否取走數(shù)據(jù)。（外設(shè)取走數(shù)據(jù)，則將發(fā)出ACK信號，清除狀態(tài)觸發(fā)器）第三十頁，共53頁。程序示例：將AL中的數(shù)據(jù)輸出。WRITE：MOVDX,164HOUTDX,AL ；啟動(dòng)外設(shè)MOVDX,160HOUTDX,AL ；輸出數(shù)據(jù)MOVDX,162HWRITE1:INAL,DX ；查詢狀態(tài)TESTAL,1JNZWRITE1RET第三十一頁，共53頁。查詢方式特點(diǎn)通過查詢實(shí)現(xiàn)CPU與外設(shè)間的同步聯(lián)絡(luò)CPU和外設(shè)串行工作接口電路簡單CPU使用率不高，用CPU的等待實(shí)現(xiàn)與外設(shè)的同步第三十二頁，共53頁。程序控制方式傳送總結(jié)優(yōu)點(diǎn)：電路簡單、實(shí)現(xiàn)容易缺點(diǎn)CPU和外設(shè)只能串行工作、CPU使用效率不高CPU和外設(shè)并行工作中斷方式DMA方式I/O處理機(jī)第三十三頁，共53頁。5.3.2中斷方式中斷方式：當(dāng)外設(shè)做好傳送準(zhǔn)備后，主動(dòng)向CPU請求中斷，CPU響應(yīng)中斷后在中斷處理程序中與外設(shè)交換數(shù)據(jù)。若外設(shè)未準(zhǔn)備好，CPU可以執(zhí)行其他程序，提高了CPU的利用率。每條指令完成后，CPU均可響應(yīng)中斷，因此當(dāng)設(shè)備準(zhǔn)備好時(shí)，可及時(shí)與CPU交換數(shù)據(jù)，提高了實(shí)時(shí)性。被外界中斷時(shí)，程序中下一條指令所在處稱為斷點(diǎn)。中斷傳送方式就是外部設(shè)備中斷CPU的工作，使CPU停止執(zhí)行當(dāng)前程序，而去執(zhí)行一個(gè)數(shù)據(jù)輸入/輸出的程序（該程序稱為中斷處理子程序或中斷服務(wù)子程序）。中斷子程序執(zhí)行完畢后，CPU又返回來執(zhí)行原來的程序。第三十四頁，共53頁。中斷的實(shí)現(xiàn)方法：1.當(dāng)外設(shè)準(zhǔn)備好，向CPU發(fā)出中斷請求2.CPU在滿足響應(yīng)中斷的條件下，發(fā)出中斷響應(yīng)信號；3.CPU暫停當(dāng)前的程序，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序，完成與外設(shè)的數(shù)據(jù)傳送；4.CPU從中斷服務(wù)程序返回，繼續(xù)執(zhí)行被中斷的程序第三十五頁，共53頁。中斷方式下CPU執(zhí)行程序流程中斷服務(wù)程序發(fā)申請中斷服務(wù)程序發(fā)申請外設(shè)主程序第三十六頁，共53頁。中斷I/O的一般過程a.數(shù)據(jù)傳送b.中斷響應(yīng)c.中斷請求CPU接口外設(shè)第三十七頁，共53頁。中斷優(yōu)先級解決辦法（1）軟件查詢方式：借助于簡單的硬件電路。優(yōu)點(diǎn)：省硬件，不需要有判斷優(yōu)先級的硬件排隊(duì)電路，而是用程序的優(yōu)先級來確定設(shè)備的優(yōu)先級。缺點(diǎn)：由設(shè)備發(fā)出中斷請求信號到CPU轉(zhuǎn)入相應(yīng)的服務(wù)程序入口的時(shí)間較長，特別是在中斷源較多時(shí)，查詢程序段較長，轉(zhuǎn)入服務(wù)程序所花的時(shí)間較長。第三十八頁，共53頁。中斷優(yōu)先級解決辦法（2）簡單硬件方式——菊花鏈法CPU以及總線控制邏輯INTAINTR設(shè)備3接口菊花鏈邏輯電路中斷回答中斷請求設(shè)備2接口菊花鏈邏輯電路中斷回答中斷請求設(shè)備1接口菊花鏈邏輯電路中斷回答中斷請求第三十九頁，共53頁。菊花鏈邏輯電路第四十頁，共53頁。中斷優(yōu)先級解決辦法（3）專用硬件方式在微機(jī)系統(tǒng)中解決中斷優(yōu)先級管理的常用辦法是采用可編程的中斷控制器。在8086系統(tǒng)中多用8259A?？删幊讨袛嗫刂破髦械闹袛囝愋图拇嫫鳌⑵帘渭拇嫫鞫际强删幊痰?，當(dāng)前中斷服務(wù)寄存器也可以用軟件進(jìn)行控制，中斷優(yōu)先級管理電路的優(yōu)先級排列方式也是通過指令來設(shè)置的，用起來靈活方便。第四十一頁，共53頁。8086的中斷過程接口部件發(fā)中斷請求信號IRQ當(dāng)前指令執(zhí)行完后，CPU進(jìn)行中斷回答INTA接口部件將中斷類型號n送到CPUCPU將FLAGS，CS，IP推入堆棧CPU清除TF，IFCPU將n乘4，到中斷向量表中查找中斷服務(wù)程序的入口地址，并將該地址放入CS，IPCPU進(jìn)入中斷服務(wù)子程序，進(jìn)行保護(hù)現(xiàn)場的工作開中斷，允許更高一級中斷打斷當(dāng)前的服務(wù)程序執(zhí)行服務(wù)操作及進(jìn)行恢復(fù)現(xiàn)場執(zhí)行IRET指令CPU將IP、CS、FLAGS出棧，恢復(fù)原來的程序執(zhí)行第四十二頁，共53頁。5.3.3DMA方式（DMA控制I/O方式）DMA：DirectMemoryAccess——直接存儲(chǔ)器訪問DMA方式是一種由專門的硬件電路執(zhí)行I/O的數(shù)據(jù)傳送方式，它可以讓外設(shè)與外設(shè)之間、外設(shè)與內(nèi)存之間直接進(jìn)行高速的數(shù)據(jù)傳送，而不必經(jīng)過CPU。這種專門的硬件電路稱為DMA控制器，簡稱DMAC。第四十三頁，共53頁。原理示意圖外設(shè)接口存儲(chǔ)器CPUINOUTMOV[BX],ALMOVAL,[BX]輸出輸入讀寫請求與應(yīng)答DMAC第四十四頁，共53頁。直接數(shù)據(jù)通道傳送（DMA)傳送流程演示第四十五頁，共53頁。DMAC的功能接收外設(shè)向DMAC發(fā)出的DMA申請DREQ向CPU提出DMA申請HOLDREQ接收CPU回發(fā)的總線控制權(quán)響應(yīng)信號HOLDA，接管系統(tǒng)總線。內(nèi)部具有地址寄存器，在DMA傳輸時(shí)將地址寄存器的內(nèi)容送到系統(tǒng)地址總線上，并在一次傳送后變更地址。內(nèi)部具有字節(jié)計(jì)數(shù)寄存器，控制DMA傳送的字符個(gè)數(shù)，每傳送一個(gè)字符后字節(jié)計(jì)數(shù)寄存器減1，減到0時(shí)發(fā)出傳送完畢信號。內(nèi)部具有讀寫控制機(jī)構(gòu)，在DMA傳送時(shí)，向存儲(chǔ)器發(fā)出MEMR、MEMW控制信號，向I/O端口發(fā)出IOR、IOW信號。在DMA一次傳送完成后能撤消HOLDREQ信號，使CPU能重新掌握系統(tǒng)總線控制權(quán)，繼續(xù)系統(tǒng)的工作。第四十六頁，共53頁。I/O處理機(jī)方式為了使CPU完全擺脫管理、控制輸入/輸出的沉重負(fù)擔(dān)而提出了I/O處理機(jī)方式；I/O