第三部分存儲(chǔ)系統(tǒng)

第三部分存儲(chǔ)系統(tǒng)第一頁(yè)，共114頁(yè)。第三部分存儲(chǔ)系統(tǒng)4.1存儲(chǔ)系統(tǒng)概述4.2主存儲(chǔ)器4.3高速緩沖存儲(chǔ)器4.4輔助存儲(chǔ)器4.5虛擬存儲(chǔ)器4.6相聯(lián)存儲(chǔ)器4.7存儲(chǔ)保護(hù)第二頁(yè)，共114頁(yè)。一、存儲(chǔ)器的分類存儲(chǔ)器的作用是用來(lái)存儲(chǔ)程序和數(shù)據(jù)。隨著計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展，存儲(chǔ)器種類越來(lái)越多，可以按照多種方式來(lái)對(duì)存儲(chǔ)器加以分類。下面從存儲(chǔ)器的作用、存儲(chǔ)介質(zhì)、存取方式、讀寫方式、保存信息時(shí)間的長(zhǎng)短、訪問(wèn)類型六個(gè)方面來(lái)對(duì)存儲(chǔ)器進(jìn)行分類。第三頁(yè)，共114頁(yè)。一、存儲(chǔ)器的分類－存儲(chǔ)器的作用（1）高速緩沖存儲(chǔ)器（cache）：用來(lái)存放正在執(zhí)行的程序段和數(shù)據(jù)，以便CPU高速地使用它們。（2）主存儲(chǔ)器（簡(jiǎn)稱主存或內(nèi)存）：用來(lái)存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地進(jìn)行讀寫訪問(wèn)。（3）輔助存儲(chǔ)器（簡(jiǎn)稱輔存或外存）：用來(lái)存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)，以及一些需要永久性保存的信息，CPU不能直接訪問(wèn)它們。當(dāng)需要這些信息時(shí)，要先把信息調(diào)入主存儲(chǔ)器后CPU才能訪問(wèn)的到。第四頁(yè)，共114頁(yè)。輔助存儲(chǔ)器磁盤存儲(chǔ)器磁帶存儲(chǔ)器光盤存儲(chǔ)器緩沖存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器SRAM主存儲(chǔ)器RAMROM雙極型半導(dǎo)體存儲(chǔ)器MOS存儲(chǔ)器(動(dòng)態(tài),靜態(tài))可編程只讀存儲(chǔ)器PROM可擦除可編程只讀存儲(chǔ)器

EPROM,EEPROM掩膜型只讀存儲(chǔ)器MROM存儲(chǔ)器第五頁(yè)，共114頁(yè)。6第六頁(yè)，共114頁(yè)。7華碩主板第七頁(yè)，共114頁(yè)。82.

存儲(chǔ)器分類從理論上講，只要有兩個(gè)明顯穩(wěn)定的物理狀態(tài)的器件和介質(zhì)都能用來(lái)存儲(chǔ)二進(jìn)制信息。半導(dǎo)體存儲(chǔ)器磁芯存儲(chǔ)器光電存儲(chǔ)器光盤存儲(chǔ)器存儲(chǔ)器按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類第八頁(yè)，共114頁(yè)。3.按存儲(chǔ)介質(zhì)分類（1）磁芯存儲(chǔ)器利用不同的剩磁狀態(tài)存儲(chǔ)信息，容量小、速度慢、體積大、可靠性低。已淘汰（2）半導(dǎo)體存儲(chǔ)器MOS型雙極型集成度高、功耗低，作主存集成度低、功耗大，速度快，作Cache容量大，長(zhǎng)期保存信息，利用磁層上不同方向的磁化區(qū)域表示信息。非破壞性讀出，作外存。（3）磁表面存儲(chǔ)器速度慢。第九頁(yè)，共114頁(yè)。（4）光盤存儲(chǔ)器速度慢。激光控制，利用光斑的有無(wú)表示信息。容量很大，非破壞性讀出，長(zhǎng)期保存信息，作外存。第十頁(yè)，共114頁(yè)。按功能和存取速度分類

□寄存器型存儲(chǔ)器它是由多個(gè)寄存器組成的存儲(chǔ)器，如當(dāng)前許多CPU內(nèi)部的寄存器組。它可以由幾個(gè)或幾十個(gè)寄存器組成，其字長(zhǎng)與機(jī)器字長(zhǎng)相同，主要用來(lái)存放地址、數(shù)據(jù)及運(yùn)算的中間結(jié)果，速度可與CPU匹配，但容量很小?！醺咚倬彌_存儲(chǔ)器它是計(jì)算機(jī)中的一個(gè)高速小容量存儲(chǔ)器，其中存放的是CPU近期要執(zhí)行的指令和數(shù)據(jù)。一般采用雙極型半導(dǎo)體存儲(chǔ)器作為高速緩沖存儲(chǔ)器。由于存取速度高，因此，在中、高檔計(jì)算機(jī)中用它來(lái)提高系統(tǒng)的處理速度。第十一頁(yè)，共114頁(yè)。□主存儲(chǔ)器它是計(jì)算機(jī)中的主要存儲(chǔ)器。它用來(lái)存儲(chǔ)計(jì)算機(jī)運(yùn)行期間較常用的大量的程序和數(shù)據(jù)。由于它是計(jì)算機(jī)主機(jī)內(nèi)部的存儲(chǔ)器，又稱內(nèi)存。當(dāng)計(jì)算機(jī)系統(tǒng)中有高速緩沖存儲(chǔ)器時(shí)，內(nèi)存就包含高速緩沖存儲(chǔ)器和主存。主存一般由半導(dǎo)體MOS存儲(chǔ)器組成?！踺o助存儲(chǔ)器計(jì)算機(jī)主機(jī)外部的存儲(chǔ)器稱為外存儲(chǔ)器，也叫輔助存儲(chǔ)器（簡(jiǎn)稱外存或輔存），它的容量很大，但存取速度較低，主要由磁表面存儲(chǔ)器組成。如目前廣泛使用的磁盤存儲(chǔ)器和磁帶存儲(chǔ)器，它主要用來(lái)存放當(dāng)前暫不參加運(yùn)算的程序和數(shù)據(jù)。第十二頁(yè)，共114頁(yè)。CPU寄存器組高速緩沖存儲(chǔ)器Cache主存儲(chǔ)器輔助存儲(chǔ)器主機(jī)各類存儲(chǔ)器之間的關(guān)系第十三頁(yè)，共114頁(yè)。一、存儲(chǔ)器的基本概念1、存儲(chǔ)器的分類（1）按存取方式分類□隨機(jī)存儲(chǔ)器RAM特點(diǎn)：任何一個(gè)單元內(nèi)容均可隨機(jī)存取存取時(shí)間與存儲(chǔ)單元的物理位置無(wú)關(guān)應(yīng)用：作主存儲(chǔ)器或高速緩沖存儲(chǔ)器第十四頁(yè)，共114頁(yè)?！踔蛔x存儲(chǔ)器ROM特點(diǎn)：只能把存儲(chǔ)器里的信息讀出來(lái)，不能把信息寫入存儲(chǔ)器中。種類：ROM→PROM→EPROM→EEPROM應(yīng)用：存放固定不變的系統(tǒng)程序或子程序作函數(shù)發(fā)生器、字符發(fā)生器及微程序控制器中的控制存儲(chǔ)器第十五頁(yè)，共114頁(yè)?！蹴樞虼嫒〈鎯?chǔ)器SAM特點(diǎn)：①信息（字或記錄塊）完全按順序進(jìn)行存取或讀出，在信息載體上沒(méi)有唯一對(duì)應(yīng)的地址號(hào)，其存取時(shí)間和存儲(chǔ)單元的物理位置密切相關(guān)②存取周期長(zhǎng)、速度慢，而存儲(chǔ)容量大、每位價(jià)格低應(yīng)用：作輔助存儲(chǔ)器實(shí)例：磁帶存儲(chǔ)器第十六頁(yè)，共114頁(yè)?！踔苯哟嫒〈鎯?chǔ)器DAM特點(diǎn)：①?zèng)]有實(shí)際的、連線的尋址機(jī)構(gòu)存儲(chǔ)器的任何部位沒(méi)有實(shí)際的連線的尋址機(jī)構(gòu)，需要存取信息時(shí)，先直接指向存儲(chǔ)器的一個(gè)子區(qū)域，再對(duì)這一小區(qū)域順序檢索。即首先用隨機(jī)方式找到目標(biāo)地址附近的范圍，然后在此范圍內(nèi)用順序讀寫的方式找到所要讀寫的地址應(yīng)用：作輔助存儲(chǔ)器實(shí)例：磁盤存儲(chǔ)器第十七頁(yè)，共114頁(yè)。一、存儲(chǔ)器的分類－信息保存時(shí)間（1）易失性存儲(chǔ)器：斷電后，存儲(chǔ)器中的信息立即消失，如半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器等。（2）永久性存儲(chǔ)器：斷電后，存儲(chǔ)器中的信息仍然可以存儲(chǔ)，如磁帶、磁盤和光盤等。第十八頁(yè)，共114頁(yè)。一、存儲(chǔ)器的分類－訪問(wèn)類型（1）按地址訪問(wèn)：根據(jù)存儲(chǔ)器的地址來(lái)訪問(wèn)該地址里的信息。（2）按內(nèi)容訪問(wèn)：即相聯(lián)存儲(chǔ)器，訪問(wèn)時(shí)根據(jù)所要訪問(wèn)信息的全部或部分來(lái)跟存儲(chǔ)器中的全部信息進(jìn)行比較，相等則對(duì)該地址中的信息進(jìn)行讀或者寫的操作。第十九頁(yè)，共114頁(yè)。二、存儲(chǔ)系統(tǒng)及設(shè)計(jì)目標(biāo)人們總是希望得到容量大、速度快、價(jià)格便宜的存儲(chǔ)器。但容量、速度、價(jià)格之間存在矛盾，由此引出存儲(chǔ)系統(tǒng)。存儲(chǔ)系統(tǒng)：兩個(gè)或兩個(gè)以上的容量、速度、價(jià)格各不同的存儲(chǔ)器，用軟件或硬件或軟件硬件相結(jié)合的方法連接起來(lái)成為一個(gè)存儲(chǔ)系統(tǒng)。存儲(chǔ)系統(tǒng)的功能是組織好容量、速度、價(jià)格不同的存儲(chǔ)器，使該存儲(chǔ)器的速度接近速度最大的、存儲(chǔ)容量等于容量最大的存儲(chǔ)器、價(jià)位比接近與最便宜的那個(gè)存儲(chǔ)器。第二十頁(yè)，共114頁(yè)。三層存儲(chǔ)系統(tǒng)的數(shù)據(jù)通路CPUCache主存輔存第二十一頁(yè)，共114頁(yè)。高低小大快慢輔存寄存器高速緩存主存磁盤光盤磁帶光盤磁帶速度容量?jī)r(jià)格位／存儲(chǔ)器三個(gè)主要特性的關(guān)系CPUCPU主機(jī)第二十二頁(yè)，共114頁(yè)。

隨著計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)的不斷發(fā)展，計(jì)算機(jī)應(yīng)用領(lǐng)域的日益擴(kuò)大，對(duì)存儲(chǔ)器的要求也越來(lái)越高。即要求存儲(chǔ)容量大，存取速度快，成本價(jià)格低。這些要求本身是互相矛盾的，也是相互制約的，在同一個(gè)存儲(chǔ)器中很難同時(shí)滿足。半導(dǎo)體存儲(chǔ)器具有較快的存取速度，而存儲(chǔ)容量卻有限；磁盤和磁帶存儲(chǔ)器存儲(chǔ)容量大，但存取速度很慢。為了發(fā)揮它們各自的優(yōu)勢(shì)，按照一定的體系結(jié)構(gòu)有機(jī)地組合起來(lái)，則可得到上頁(yè)所示的存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)。第二十三頁(yè)，共114頁(yè)?！踔鞔妗o存層次

在某一段時(shí)間內(nèi)，中央處理器所運(yùn)行的程序和數(shù)據(jù)只是整個(gè)存儲(chǔ)器系統(tǒng)所存儲(chǔ)信息的一部分，據(jù)此，可以把CPU所需的現(xiàn)行程序和數(shù)據(jù)存放在存取速度快、容量有限的半導(dǎo)體存儲(chǔ)器中，供CPU直接使用，這類存儲(chǔ)器稱為主存或內(nèi)存。主存必須具有和CPU相匹配的工作速度，才能保證整個(gè)計(jì)算機(jī)運(yùn)算速度的提高。那些暫時(shí)不用或尚未用過(guò)的程序和數(shù)據(jù)則存放在容量大、存取速度慢的磁表面存儲(chǔ)器中，這類存儲(chǔ)器就是輔存。當(dāng)CPU需要執(zhí)行某程序時(shí)，可以從輔存將它調(diào)入主存后使用。第二十四頁(yè)，共114頁(yè)。

輔存只與主存交換信息，CPU不直接訪問(wèn)輔存，因此，輔存的訪問(wèn)速度可以慢些。

整個(gè)存儲(chǔ)器層次具有接近主存的存取速度，又有輔存的容量和接近輔存的每位平均價(jià)格，較好地解決了大容量和低成本的矛盾。CPU主存輔存輔助軟件及硬件第二十五頁(yè)，共114頁(yè)。

隨著CPU不斷采用純寄存器的快速數(shù)字邏輯電路后，其機(jī)器周期縮短到幾十毫微秒，而主存則因容量大、尋址系統(tǒng)繁多和讀寫電路復(fù)雜等因素，存取周期僅能縮減到幾百毫微秒。這樣，主存的工作速度就大大地影響整機(jī)的運(yùn)算速度。為了彌補(bǔ)主存速度的不足，按存儲(chǔ)器層次的觀點(diǎn)，在CPU和主存之間增設(shè)一級(jí)容量不大、速度很高的高速緩沖存儲(chǔ)器（Cache），簡(jiǎn)稱高速緩存或快存，借助于輔助硬件把高速緩存與主存構(gòu)成一個(gè)整體。

□主存—高速緩存層次第二十六頁(yè)，共114頁(yè)。

該整體具有接近于高速緩存的速度、主存的容量和接近于主存的每位平均價(jià)格，解決了速度與成本之間的矛盾。由于這個(gè)層次完全由硬件實(shí)現(xiàn)，不用系統(tǒng)輔助軟件干預(yù)，它是透明的。CPUCache主存輔助硬件第二十七頁(yè)，共114頁(yè)。

高速緩存的地址空間與主存的一部分地址空間是重疊的，高速緩存中各單元的內(nèi)容與相同地址的主存單元的內(nèi)容完全一樣，因此，CPU在訪存時(shí)，要把地址碼同時(shí)送往高速緩存和主存。如高速緩存內(nèi)有這個(gè)地址，則訪問(wèn)“命中”，反之，CPU則按原來(lái)訪問(wèn)主存一樣，從主存中存取信息，這時(shí)叫訪問(wèn)“失誤”。它不僅具有“CPU—高速緩存—主存”的數(shù)據(jù)通路，而且還具有“CPU—主存”的直接通路。

具有這個(gè)存儲(chǔ)層次的計(jì)算機(jī)，事先把CPU在某一小段時(shí)間內(nèi)所要執(zhí)行的程序從主存調(diào)入高速緩存中，當(dāng)CPU要執(zhí)行這些程序時(shí)，就直接在高速緩存中存取，因此大大提高了CPU執(zhí)行指令的速度。第二十八頁(yè)，共114頁(yè)。層次化存儲(chǔ)系統(tǒng)的理論依據(jù)：程序的局部性原理

時(shí)間局部性：在一小段時(shí)間內(nèi)，最近被訪問(wèn)過(guò)的程序和數(shù)據(jù)很有可能被再次訪問(wèn)。

空間局部性：這些程序和數(shù)據(jù)往往集中在一個(gè)小的存儲(chǔ)區(qū)內(nèi)。

訪問(wèn)順序：指令順序執(zhí)行的可能性比轉(zhuǎn)移執(zhí)行大（大概是5：1）。第二十九頁(yè)，共114頁(yè)。緩存CPU主存輔存緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲(chǔ)器10ns20ns200nsms虛地址邏輯地址實(shí)地址物理地址主存儲(chǔ)器（速度）（容量）第三十頁(yè)，共114頁(yè)。4.2主存儲(chǔ)器一、主存儲(chǔ)器的基本知識(shí)二、半導(dǎo)體讀/寫存儲(chǔ)器三、非易失性半導(dǎo)體存儲(chǔ)器四、DRAM的研制與發(fā)展五、半導(dǎo)體存儲(chǔ)器的組成與控制（重點(diǎn)）第三十一頁(yè)，共114頁(yè)。主存儲(chǔ)器存放當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)，CPU直接從存儲(chǔ)器取指令或存取數(shù)據(jù)。一、主存的基本知識(shí)

——主存儲(chǔ)器的作用第三十二頁(yè)，共114頁(yè)。一、主存的基本知識(shí)

——主存儲(chǔ)器的主要技術(shù)指標(biāo)主存儲(chǔ)器的主要性能指標(biāo)為存儲(chǔ)容量和存取速度。

1、存儲(chǔ)容量

定義：存儲(chǔ)容量是指主存所能容納的二進(jìn)制信息總量。容量單位有位和字節(jié)，現(xiàn)在多數(shù)機(jī)器把一個(gè)字節(jié)定為8位。第三十三頁(yè)，共114頁(yè)。

如某存儲(chǔ)器的容量為64K×16位，表示它有64K個(gè)字，每個(gè)字的字長(zhǎng)為16位，若用字節(jié)數(shù)表示，則可記為128K字節(jié)（128KB）。1K=210=1,0241M=220=1,048,5761G=230=1,073,741,8241T=240=1,099,511,627,776一個(gè)字節(jié)定為8位。

第三十四頁(yè)，共114頁(yè)。352)存儲(chǔ)體一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放N×M個(gè)二進(jìn)制信息，就要用N×M個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排列起來(lái)，這些由基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩陣。微機(jī)系統(tǒng)的內(nèi)存是按字節(jié)組織的，每個(gè)字節(jié)由8個(gè)基本的存儲(chǔ)單元構(gòu)成，能存放8位二進(jìn)制信息，CPU把這8位二進(jìn)制信息作為一個(gè)整體來(lái)進(jìn)行處理。第三十五頁(yè)，共114頁(yè)。□存取周期Tm存取周期：又稱讀寫周期、訪問(wèn)周期，是指存儲(chǔ)器連續(xù)2次獨(dú)立的（讀或?qū)懀┎僮髦g所需的最短時(shí)間TM

。存取速度：表示每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，為存取周期的倒數(shù)，也叫存儲(chǔ)器的最大數(shù)據(jù)傳送速率。在同一類型的存儲(chǔ)器中，存取周期的長(zhǎng)短與存儲(chǔ)容量的大小有關(guān)，容量越大，存取周期越長(zhǎng)。MOS工藝的存儲(chǔ)器，其存取周期已達(dá)100毫微秒，而雙極型工藝的存儲(chǔ)器，存取周期則接近10毫微秒。第三十六頁(yè)，共114頁(yè)?！踝x/寫時(shí)間

讀/寫時(shí)間也稱存取時(shí)間，在一般參數(shù)表中，常用TA表示。

讀出時(shí)間是指存儲(chǔ)器收到有效地址開始，經(jīng)過(guò)譯碼、驅(qū)動(dòng)，直至將被選單元的內(nèi)容讀到數(shù)據(jù)寄存器中所用的時(shí)間。

寫入時(shí)間是指存儲(chǔ)器收到有效地址后，將數(shù)據(jù)寄存器中的信息寫入被選單元中所需的時(shí)間。

一般情況下，Tm大于Ta。第三十七頁(yè)，共114頁(yè)?！蹩煽啃钥煽啃允侵冈谝?guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障而能正常工作的概率。通常用平均無(wú)故障工作時(shí)間MTBF，即兩次故障之間的平均時(shí)間來(lái)衡量。MTBF越長(zhǎng)，說(shuō)明存儲(chǔ)器的可靠性越高。第三十八頁(yè)，共114頁(yè)?！跣阅軆r(jià)格比性能與價(jià)格的比值是衡量存儲(chǔ)器經(jīng)濟(jì)性能參數(shù)好壞的綜合性指標(biāo)，這項(xiàng)指標(biāo)與存儲(chǔ)體的結(jié)構(gòu)和外圍電路以及用途、要求、使用場(chǎng)所等諸多因素有關(guān)。性能是前四項(xiàng)性能的綜合，只能定性地概括，價(jià)格是存儲(chǔ)器的總價(jià)格。若用C表示存儲(chǔ)器的總價(jià)格（成本），用S表示存儲(chǔ)容量（字節(jié)），則每個(gè)字節(jié)的成本c=C/S（元/字節(jié)）。其中，既包含存儲(chǔ)單元本身的價(jià)格，又包含存儲(chǔ)系統(tǒng)中所用邏輯電路的價(jià)格。第三十九頁(yè)，共114頁(yè)。一、主存的基本知識(shí)

——主存儲(chǔ)器的基本操作

主存與CPU的硬連接有三組連線：地址總線（AB）、數(shù)據(jù)總線（DB）和控制總線（CB），其中控制總線包括讀控制線、寫控制線和表示存儲(chǔ)器功能是否完成的控制線（ready）,如下圖所示。第四十頁(yè)，共114頁(yè)。

地址總線數(shù)據(jù)總線控制總線讀/寫CPUARDR主存儲(chǔ)器ready第四十一頁(yè)，共114頁(yè)。CPU通過(guò)使用AR（地址寄存器）和DR（數(shù)據(jù)寄存器）和主存之間進(jìn)行數(shù)據(jù)傳送。讀：CPU從主存讀數(shù)據(jù)寫：CPU寫數(shù)據(jù)到主存

第四十二頁(yè)，共114頁(yè)。1、讀CPU先把信息字的地址送到AR，經(jīng)過(guò)地址總線送往主存，同時(shí)CPU通過(guò)控制總線發(fā)一個(gè)讀請(qǐng)求，然后CPU等待從主存儲(chǔ)器發(fā)來(lái)的信號(hào)，通知CPU讀操作已經(jīng)完成。主存儲(chǔ)器通過(guò)ready線回答，如果ready信號(hào)為1，說(shuō)明存儲(chǔ)字的內(nèi)容已經(jīng)讀出，并放在數(shù)據(jù)總線上，送往DR。第四十三頁(yè)，共114頁(yè)。2、寫CPU先將信息字在主存中的地址經(jīng)AR送往地址總線，并把信息字送DR，同時(shí)通過(guò)控制總線發(fā)出寫命令，然后CPU等待寫操作完成信號(hào)。主存把收到的信息字寫入CPU指定的地址后通過(guò)ready線發(fā)出完成信號(hào)——1。第四十四頁(yè)，共114頁(yè)。數(shù)據(jù)總線上傳送的是數(shù)據(jù)，地址總線上傳送的是地址。

CPU與主存之間采用異步工作方式，即一方工作時(shí)，另一方必須處于等待狀態(tài)。第四十五頁(yè)，共114頁(yè)。芯片容量二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路（210）1K×4位(214)16K×1位（213）8K×8位片選線讀/寫控制線地址線……數(shù)據(jù)線……地址線（單向）數(shù)據(jù)線（雙向）1041411384.2第四十六頁(yè)，共114頁(yè)?？刂凭€主要有讀寫控制線和片選線兩種,讀寫控制線用來(lái)控制芯片是進(jìn)行讀操作還是寫操作,片選線用來(lái)決定該芯片是否被選中。由于存儲(chǔ)器是由許多芯片組成，需用片選信號(hào)來(lái)確定那個(gè)芯片被選中，例如一個(gè)64K*8位的存儲(chǔ)器可以用32片16Kx1位存儲(chǔ)器芯片組成，如圖所示，但每次讀出一個(gè)存儲(chǔ)字時(shí)，只需選中8片。第四十七頁(yè)，共114頁(yè)。存儲(chǔ)芯片片選線的作用用16K×1位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器

32片當(dāng)存儲(chǔ)器工作時(shí)必須8片同時(shí)工作，即使8片的片選同時(shí)有效，每片取一位8片16K×1位8片16K×1位8片16K×1位8片16K×1位第四十八頁(yè)，共114頁(yè)。49單譯碼(線選法)：適用于小容量存儲(chǔ)器，存儲(chǔ)器線性排列，以字選擇線來(lái)選擇某個(gè)字的所有位，特點(diǎn)是譯碼輸出線較多。當(dāng)?shù)刂反a有10根時(shí)，有210＝1024根輸出線，分別控制1024條字選擇線。地址譯碼有兩種方式：?jiǎn)巫g碼和雙譯碼。雙譯碼（重合法）：存儲(chǔ)器以矩陣的形式排列，將地址線分成兩部分，對(duì)應(yīng)的地址譯碼器也是兩部分，即行譯碼器和列譯碼器，行譯碼器輸出行地址選擇信號(hào)，列譯碼器輸出列地址選擇信號(hào)，行列選擇線交叉處即為選中的內(nèi)存單元。其特點(diǎn)是譯碼輸出線較少，適合于較大的存儲(chǔ)器系統(tǒng)。第四十九頁(yè)，共114頁(yè)。0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015…………16×8矩陣…………07D07D位線讀/寫選通A3A2A1A0……2.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1)線選法00000,00,7…0……07……D07D讀/寫選通24=16共有16種組合方式所以有16行。

第五十頁(yè)，共114頁(yè)。第五十一頁(yè)，共114頁(yè)。A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法00000000000,031,00,31……I/OD0,0讀第五十二頁(yè)，共114頁(yè)。53例：將n根地址線分成M＋N，相應(yīng)的存儲(chǔ)單元為2M×2N,

地址選擇線共有2M+2N條,大大小于2n條。2M選擇線2N選擇線第五十三頁(yè)，共114頁(yè)。地址線是10根210=1k，每次讀出一位第五十四頁(yè)，共114頁(yè)。如地址碼共12位，假設(shè)采用線選法，地址譯碼器將譯出212=4096根字線。采用重合法，X方向（又稱行）和Y方向（又稱列）各6位，A0~A5由X譯碼輸出64根地址線，A6~A11由Y譯碼輸出64根地址線線，總共128根地址線，可得到64×64=4096個(gè)地址。故采用重合法譯碼線數(shù)大大減少，從而使單位體積內(nèi)的集成度大大增加。

通常把線選法用于小容量存儲(chǔ)器中，而大容量存儲(chǔ)器中普遍采用重合法。

第五十五頁(yè)，共114頁(yè)。56地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼第五十六頁(yè)，共114頁(yè)。574)

片選與讀寫控制信號(hào)片選信號(hào)用以實(shí)現(xiàn)芯片的選擇，對(duì)于一個(gè)芯片來(lái)說(shuō)，只有片選信號(hào)有效，才能對(duì)其進(jìn)行讀寫操作。應(yīng)首先使芯片的片選信號(hào)有效(大地址)，才能選擇其中的存儲(chǔ)單元進(jìn)行操作。讀寫控制信號(hào)用來(lái)實(shí)現(xiàn)對(duì)存儲(chǔ)器中數(shù)據(jù)的流向的控制。第五十七頁(yè)，共114頁(yè)。存儲(chǔ)芯片的封裝是把地址譯碼器和讀寫電路一起封裝的芯片容量片選線讀/寫控制線譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路地址線……數(shù)據(jù)線……地址線（單向）數(shù)據(jù)線（雙向）第五十八頁(yè)，共114頁(yè)。3、半導(dǎo)體存儲(chǔ)器的組成及尋址□位并聯(lián)法（位擴(kuò)展）位并聯(lián)法是對(duì)相同字?jǐn)?shù)的存儲(chǔ)器芯片進(jìn)行并聯(lián)，以構(gòu)成更多位數(shù)的存儲(chǔ)器系統(tǒng)。存儲(chǔ)器芯片有一位、四位、八位等不同的結(jié)構(gòu)。例如，8K×8位、16K×4位、64K×1位等芯片位數(shù)不同，但都是64Kb芯片，只是結(jié)構(gòu)不同而已。

第五十九頁(yè)，共114頁(yè)。1.存儲(chǔ)器容量的擴(kuò)展(1)位擴(kuò)展（增加存儲(chǔ)字長(zhǎng)）現(xiàn)有芯片1K

×

4位欲組成1K

×

8位的存儲(chǔ)器10根地址線8根數(shù)據(jù)線DD????D0479AA0???1k×41k×4CSWE解：所需芯片數(shù)量=(1K×8)/(1K×4)=2片第六十頁(yè)，共114頁(yè)。第六十一頁(yè)，共114頁(yè)?！踝?jǐn)U展法(增加存儲(chǔ)字的數(shù)量)字?jǐn)U展法是對(duì)相同位數(shù)的存儲(chǔ)器芯片進(jìn)行連接，以構(gòu)成更多字?jǐn)?shù)的存儲(chǔ)器系統(tǒng)。第六十二頁(yè)，共114頁(yè)。(2)字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）用2片1K

×

8位存儲(chǔ)芯片組成2K

×

8位的存儲(chǔ)器11根地址線8根數(shù)據(jù)線1K

×

8位1K

×

8位D7D0?????????????????WEA1A0???A94.2CS0A10

1CS1第六十三頁(yè)，共114頁(yè)。用16K×8位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器

解：所需芯片數(shù)=(64K×8)/(16K×8)=4片A15A14A13A0D7~D0CPU譯碼WE16K×816K×816K×816K×8CSCSCSCS00011011第六十四頁(yè)，共114頁(yè)。4個(gè)芯片并聯(lián)，地址總線的低14位A13~A0與各芯片的14位地址端相連，稱為片內(nèi)地址，地址總線的高位地址A15、A14經(jīng)過(guò)譯碼器譯碼后分別與4個(gè)芯片的片選端相連，稱為片選地址（或選片地址）。數(shù)據(jù)線D7~D0則與各片的數(shù)據(jù)端相連。各芯片地址范圍如下表。第六十五頁(yè)，共114頁(yè)。第六十六頁(yè)，共114頁(yè)。位擴(kuò)充片選信號(hào)連在一起，字?jǐn)U充片選信號(hào)要分開第六十七頁(yè)，共114頁(yè)?！踝治粩U(kuò)展法

實(shí)際工作的存儲(chǔ)器，通常在字向和位向都要擴(kuò)展。假設(shè)一個(gè)存儲(chǔ)容量為M×N位的存儲(chǔ)器，若用L×K位的存儲(chǔ)芯片組成，這個(gè)存儲(chǔ)器總共需要(M×N)/(L×K)個(gè)存儲(chǔ)芯片。例如，現(xiàn)用2K×4位存儲(chǔ)芯片組成8K×8位的存儲(chǔ)器，則需要8/2×8/4=8片。

第六十八頁(yè)，共114頁(yè)。①先進(jìn)行位擴(kuò)展2個(gè)2K×4位的存儲(chǔ)芯片組成2K×8位的存儲(chǔ)器，稱為1頁(yè)。②再進(jìn)行字?jǐn)U展

4頁(yè)2K×8位的存儲(chǔ)器組成8K×8位的存儲(chǔ)器系統(tǒng)。A10A0D7~D0WE2K×42K×4CSCSCS第六十九頁(yè)，共114頁(yè)。A12A11A10A0WED7D0譯碼2K×42K×42K×42K×4CSCSCSCSCSCSCSCS00011011第七十頁(yè)，共114頁(yè)。各頁(yè)地址范圍第七十一頁(yè)，共114頁(yè)。(3)字、位擴(kuò)展用8片1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片選譯碼................1K×41K×41K×41K×41K×41K×41K×41K×4第七十二頁(yè)，共114頁(yè)。第七十三頁(yè)，共114頁(yè)。第七十四頁(yè)，共114頁(yè)。第七十五頁(yè)，共114頁(yè)。

1.存儲(chǔ)器與CPU的連接

(1)地址線的連接(2)數(shù)據(jù)線的連接(3)讀/寫線的連接(4)片選線的連接(5)合理選用芯片第七十六頁(yè)，共114頁(yè)。地址線連接存儲(chǔ)器芯片地址線與CPU低位地址線連接，只連公共地址線。數(shù)據(jù)線連接存儲(chǔ)器芯片數(shù)據(jù)線與CPU數(shù)據(jù)線連接讀寫控制線連接

CPU讀寫控制線通常直接與芯片讀寫控制線連接片選線的連接

CPU高位地址線經(jīng)譯碼器產(chǎn)生的片選控制線與存儲(chǔ)器芯片連接返回第七十七頁(yè)，共114頁(yè)。例1：一個(gè)容量為16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？

1K×4位，2K×8位，4K×4位，

16K×1位，4K×8位，8K×8位

第七十八頁(yè)，共114頁(yè)。解：

地址線和數(shù)據(jù)線的總和=14+32=46根；

各需要的片數(shù)為：

1K×4：16K×32/1K×4=16×8=128片

2K×8：16K×32/2K×8=8×4=32片

4K×4：16K×32/4K×4=4×8=32片

16K×1：16K×32/16K×1=32片

4K×8：16K×32/4K×8=4×4=16片

8K×8：16K×32/8K×8=2×4=8片第七十九頁(yè)，共114頁(yè)。例2：設(shè)有若干片256K×8位的SRAM芯片，問(wèn)：

(1)如何構(gòu)成2048K×32位的存儲(chǔ)器？

(2)需要多少片RAM芯片？

(3)該存儲(chǔ)器需要多少字節(jié)地址位？

(4)畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#和R/W#。第八十頁(yè)，共114頁(yè)。解：采用字位擴(kuò)展的方法。需要32片SRAM芯片。第八十一頁(yè)，共114頁(yè)。例3：假設(shè)微處理器系統(tǒng)中從E0000H開始的64KB存儲(chǔ)區(qū)存儲(chǔ)器，現(xiàn)有一類RAM是8K*8的存儲(chǔ)芯片，如何進(jìn)行擴(kuò)充？8K*8CEW/R數(shù)據(jù)線D0~D7地址線A0~A120000H開始到1FFFH的64KB存儲(chǔ)區(qū)間對(duì)應(yīng)一片8K*8的存儲(chǔ)芯片第八十二頁(yè)，共114頁(yè)。A0~A12D0~D7A0~A12D0~D7數(shù)據(jù)總線DB地址總線A0~A12RDA13~A15A16A17~A19E0000~E1FFFE2000~E3FFFE4000~E5FFFE6000~E7FFFE8000~E9FFFEA000~EBFFFEC000~EDFFFEE000~EFFFFW/RCEW/RCE…共8片…ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7(9)74ls138譯碼器74ls138是3/8譯碼器，即對(duì)3個(gè)輸入信號(hào)進(jìn)行譯碼。得到8個(gè)輸出狀態(tài)。G1,G2A,G2B,為數(shù)據(jù)允許輸出端，G2A,G2B低電平有效。G1高電平有效。A,B,C為譯碼信號(hào)輸出端，Y0~Y7為譯碼輸出端，低電平有效。第八十三頁(yè)，共114頁(yè)。例5：某8位微型機(jī)地址碼為18位，若使用4KX4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問(wèn)：

（1）該機(jī)所允許的最大主存空間是多少？

（2）若每個(gè)模塊板為32K×8位，共需幾個(gè)模塊板？

（3）每個(gè)模塊板內(nèi)共有幾片RAM芯片？

（4）共有多少片RAM？

（5）CPU如何選擇各模塊板？第八十四頁(yè)，共114頁(yè)。板地址片地址片內(nèi)地址331217151412110解：

（1）218=256K，則該機(jī)所允許的最大主存空間是256K×8位（或256KB）；

（2）模塊板總數(shù)=256K×8/32K×8

=8塊；

（3）板內(nèi)片數(shù)=32K×8位/4K×4位

=8×2=16片；

（4）總片數(shù)=16片×8=128片；

（5）CPU通過(guò)最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：第八十五頁(yè)，共114頁(yè)。例題五：設(shè)有32片256K×1位的SRAM芯片，問(wèn)：

(1)采用位擴(kuò)展方法可構(gòu)成多大容量的存儲(chǔ)器？(2)該存儲(chǔ)器需要多少字節(jié)地址位？

解：（1）32片256K×1位的SRAM芯片可構(gòu)成256K×32位的存儲(chǔ)器。（2）如果采用32位的字編址方式，則需要18條地址線，因?yàn)?18=256K。

第八十六頁(yè)，共114頁(yè)。例題1如果主存容量為16M字節(jié)，且按字節(jié)編址，表示該主存地址至少應(yīng)需要_____(3)____位。（3）A．16B．20 C．24D．32

C第八十七頁(yè)，共114頁(yè)。例題2某計(jì)算機(jī)內(nèi)存按字節(jié)編址，內(nèi)存地址區(qū)域從44000H到6BFFFH，共有___(11)___K字節(jié)。若采用16K×4bit的SRAM芯片，構(gòu)成該內(nèi)存區(qū)域共需___(12)___片。

（11）A.128B.160 C.180D.220

（12）A.5B.10 C.20D.32

BC6BFFFH-44000H+1H=28000H=163840/1024=160K

第八十八頁(yè)，共114頁(yè)。從44000H到6BFFFH，也就是包含兩44000H和6BFFFH這兩個(gè)單元，而6BFFFH-44000H就把44000H這個(gè)單元給減掉了，所以得加回來(lái)，因此要"+1H"，得到的28000H是16進(jìn)制，換算成十進(jìn)制數(shù)就是163840，這時(shí)的單位是字節(jié)，而不是K字節(jié)，所以要除以1024.

第八十九頁(yè)，共114頁(yè)。例題3內(nèi)存地址從4000H到43FFH，共有__(47)__個(gè)內(nèi)存單元。若該內(nèi)存每個(gè)存貯單元可存儲(chǔ)16位二進(jìn)制數(shù)，并用4片存儲(chǔ)器芯片構(gòu)成，則芯片的容量是__(48)__。(47)A、256B、512C、1024D、2048

(48)A．512×16bitB．256×8bitC．256×16bitD．1024×8bit

CC第九十頁(yè)，共114頁(yè)。例題4某程序的目標(biāo)代碼為16384個(gè)字節(jié)，將其寫到以字節(jié)編址的內(nèi)存中，以80000H為首地址開始依次存放，則存放該目標(biāo)程序的末地址為__(49)__。

(49)A．81000HB．83FFFHC．84FFFH

D．86000H

B16384H=4000H

第九十一頁(yè)，共114頁(yè)。3、DRAM的刷新1.刷新定義和原因定義：刷新。動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無(wú)電源供電，時(shí)間一長(zhǎng)電容電荷會(huì)泄放，需定期向電容補(bǔ)充電荷，以保持信息不變。定期向電容補(bǔ)充電荷原因：第九十二頁(yè)，共114頁(yè)。3、DRAM的刷新常用的刷新方式集中式分散式異步式第九十三頁(yè)，共114頁(yè)。注意刷新與重寫的區(qū)別。破壞性讀出后重寫，以恢復(fù)原來(lái)的信息。2.最大刷新間隔2ms。在此期間，必須對(duì)所有動(dòng)態(tài)單元刷新一遍。非破壞性讀出的動(dòng)態(tài)M，需補(bǔ)充電荷以保持原來(lái)的信息。3.刷新方法按行讀。刷新一行所用的時(shí)間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。第九十四頁(yè)，共114頁(yè)。2ms內(nèi)集中安排所有刷新周期。4.刷新方式死區(qū)用在實(shí)時(shí)要求不高的場(chǎng)合。（1）集中刷新R/W刷新R/W刷新2ms50ns（2）分散刷新各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系統(tǒng)中。第九十五頁(yè)，共114頁(yè)。2、動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的刷新動(dòng)態(tài)MOS存儲(chǔ)單元是以電容的充電電荷存儲(chǔ)信息，如果它處于靜態(tài)時(shí)，電容上存儲(chǔ)的信息將因電荷的泄漏而逐漸消失。為了保持存儲(chǔ)數(shù)據(jù)的正確，必須反復(fù)地對(duì)存儲(chǔ)單元進(jìn)行充電，以恢復(fù)原來(lái)的電荷。這一過(guò)程稱為刷新。動(dòng)態(tài)MOS存儲(chǔ)器的刷新，通常是一行一行地進(jìn)行。刷新類似于讀操作，但刷新時(shí)不發(fā)片選信號(hào)或不發(fā)列地址。第九十六頁(yè)，共114頁(yè)。讀/寫過(guò)程中也能進(jìn)行刷新工作，但因讀/寫是隨機(jī)的，可能有的存儲(chǔ)單元長(zhǎng)期不被訪問(wèn)，若不及時(shí)補(bǔ)償電荷，將使存儲(chǔ)信息被破壞，因此，必須定時(shí)刷新。為了區(qū)別上述兩種情況，不妨把讀/寫過(guò)程中的刷新叫做“再生”，把靜態(tài)過(guò)程中的定時(shí)刷新叫做“刷新”。定時(shí)刷新可以由專門的控制邏輯產(chǎn)生刷新地址，逐行循環(huán)進(jìn)行。由于它不依賴于外部的訪問(wèn)，所以刷新對(duì)CPU是透明的。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍，所用的時(shí)間間隔稱為刷新周期（或再生周期），一般為2ms。

第九十七頁(yè)，共114頁(yè)?！跫惺剿⑿略谠试S的最大刷新周期內(nèi)，根據(jù)存儲(chǔ)容量的大小和存取周期的長(zhǎng)短，集中安排一段刷新時(shí)間，在刷新時(shí)間內(nèi)停止讀/寫操作。例如，Intel1103動(dòng)態(tài)RAM，采用32×32的存儲(chǔ)矩陣，存取周期為0.5μs，連續(xù)刷新32行，共需要32個(gè)讀/寫周期，即一次刷新總時(shí)間為16μs。2ms內(nèi)可進(jìn)行4000次讀/寫操作，前面3968個(gè)周期用于讀/寫操作，后32個(gè)周期用于集中刷新。第九十八頁(yè)，共114頁(yè)。R/W刷新R/W刷新R/WR/W刷新2ms0.5μs死區(qū)32個(gè)周期3968個(gè)周期這種刷新方式在讀/寫操作時(shí)不受刷新的影響，讀寫速度較高，但刷新時(shí)必須停止讀/寫操作，形成一段“死區(qū)”。第九十九頁(yè)，共114頁(yè)?！八绤^(qū)”隨存儲(chǔ)元件的增多而加長(zhǎng)。本例中“死區(qū)”占4000中的32，故死時(shí)間率為0.8%；對(duì)于64×64的存儲(chǔ)矩陣，“死區(qū)”長(zhǎng)度增加一倍，死時(shí)間率為1.6%。為了減少“死區(qū)”，對(duì)大容量的MOS芯片，可以采取一個(gè)刷新周期內(nèi)同時(shí)刷新多行，以減少刷新周期數(shù)。用在實(shí)時(shí)要求不高的場(chǎng)合。第一百頁(yè)，共114頁(yè)。□分散式刷新將刷新分散到每個(gè)讀寫周期內(nèi)進(jìn)行，即系統(tǒng)周期分成二段，前半個(gè)周期用于讀/寫數(shù)據(jù)或使存儲(chǔ)器處于保持狀態(tài)，后半段時(shí)間則用來(lái)對(duì)存儲(chǔ)矩陣的一行進(jìn)行刷新操作。R/W刷新刷新R/WR/W刷新32μs0.5μs32個(gè)周期用在低速系統(tǒng)中。第一百零一頁(yè)，共114頁(yè)。這種刷新方式增加了機(jī)器的存取時(shí)間，如存儲(chǔ)芯片的存取時(shí)間為0.5μs，則機(jī)器的存取時(shí)間為1μs。對(duì)于前述32×32的存儲(chǔ)芯片來(lái)說(shuō)，整個(gè)存儲(chǔ)器刷新