數(shù)字電路組合邏輯電路

數(shù)字電路組合邏輯電路2023/4/211第1頁(yè)，共104頁(yè)，2023年，2月20日，星期六復(fù)習(xí)CMOS門(mén)的特點(diǎn)？CMOS門(mén)使用時(shí)要特別注意什么？TTL門(mén)使用時(shí)要特別注意什么？CMOS門(mén)和TTL門(mén)的接口電路要考慮哪兩個(gè)問(wèn)題？第二章門(mén)電路的學(xué)習(xí)重點(diǎn)是什么？2023/4/212第2頁(yè)，共104頁(yè)，2023年，2月20日，星期六第3章組合邏輯電路數(shù)字電路分類(lèi)：組合邏輯電路和時(shí)序邏輯電路。組合邏輯電路:任意時(shí)刻的輸出僅僅取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。

本章內(nèi)容提要

小規(guī)模集成電路(SSI)構(gòu)成組合邏輯電路的一般分析方法和設(shè)計(jì)方法。常用組合邏輯電路的基本工作原理及常用中規(guī)模集成（MSI）組合邏輯電路的邏輯功能、使用方法和應(yīng)用舉例。2023/4/213第3頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.1.1組合邏輯電路的分析方法1.分析的主要步驟如下：(1)由邏輯圖寫(xiě)表達(dá)式；(2)化簡(jiǎn)表達(dá)式；(3)列真值表；(4)描述邏輯功能。３.1SSI組合邏輯電路的分析和設(shè)計(jì)小規(guī)模集成電路是指每片在十個(gè)門(mén)以下的集成芯片。所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。2023/4/214第4頁(yè)，共104頁(yè)，2023年，2月20日，星期六2.舉例說(shuō)明組合邏輯電路的分析方法

例3-1試分析圖3-1所示電路的邏輯功能。解：第一步：由邏輯圖可以寫(xiě)輸出F的邏輯表達(dá)式為：圖3-1例3-1邏輯電路圖2023/4/215第5頁(yè)，共104頁(yè)，2023年，2月20日，星期六

第二步：可變換為

F=AB+AC+BC第三步：列出真值表如表3-1所示。ＡＢＣF００００００１００１０００１１１１０００１０１１１１０１１１１１表3-1例3-1真值表第四步：確定電路的邏輯功能。由真值表可知，三個(gè)變量輸入Ａ，Ｂ，Ｃ，只有兩個(gè)及兩個(gè)以上變量取值為1時(shí)，輸出才為1?？梢?jiàn)電路可實(shí)現(xiàn)多數(shù)表決邏輯功能。2023/4/216第6頁(yè)，共104頁(yè)，2023年，2月20日，星期六例3-2分析圖3-2（a）所示電路的邏輯功能。圖3-2例3-2邏輯電路圖2023/4/217第7頁(yè)，共104頁(yè)，2023年，2月20日，星期六解：為了方便寫(xiě)表達(dá)式，在圖中標(biāo)注中間變量，比如F1、F2和F3。S2023/4/218第8頁(yè)，共104頁(yè)，2023年，2月20日，星期六表3-2例3-2真值表該電路實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的功能。S是它們的和，C是向高位的進(jìn)位。由于這一加法器電路沒(méi)有考慮低位的進(jìn)位，所以稱(chēng)該電路為半加器。根據(jù)S和C的表達(dá)式，將原電路圖改畫(huà)成圖3-2（b）所示的邏輯圖。圖3-2（b）邏輯圖2023/4/219第9頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.1.2組合邏輯電路的設(shè)計(jì)方法１.組合邏輯電路的設(shè)計(jì)步驟：(1)分析設(shè)計(jì)要求，設(shè)置輸入輸出變量并邏輯賦值；(2)列真值表；(3)寫(xiě)出邏輯表達(dá)式，并化簡(jiǎn)；(4)畫(huà)邏輯電路圖。與分析過(guò)程相反，組合邏輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)其邏輯功能的最簡(jiǎn)單的邏輯電路。2023/4/2110第10頁(yè)，共104頁(yè)，2023年，2月20日，星期六2.組合邏輯電路設(shè)計(jì)方法舉例。例3-3一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紅外光感三種類(lèi)型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種以上類(lèi)型的探測(cè)器發(fā)出火災(zāi)檢測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)產(chǎn)生報(bào)警控制信號(hào)。設(shè)計(jì)一個(gè)產(chǎn)生報(bào)警控制信號(hào)的電路。解：(1)分析設(shè)計(jì)要求，設(shè)輸入輸出變量并邏輯賦值；輸入變量：煙感A、溫感B，紅外線(xiàn)光感C；輸出變量：報(bào)警控制信號(hào)Y。邏輯賦值：用1表示肯定，用0表示否定。2023/4/2111第11頁(yè)，共104頁(yè)，2023年，2月20日，星期六(2)列真值表；把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式；

表3-2例3-3真值表ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１(3)由真值表寫(xiě)邏輯表達(dá)式，并化簡(jiǎn)；化簡(jiǎn)得最簡(jiǎn)式：2023/4/2112第12頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-3例3-3的邏輯電路圖

(4)畫(huà)邏輯電路圖：

用與非門(mén)實(shí)現(xiàn)，其邏輯圖與例3-1相同。如果作以下變換：用一個(gè)與或非門(mén)加一個(gè)非門(mén)就可以實(shí)現(xiàn)，其邏輯電路圖如圖3-3所示。2023/4/2113第13頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.2.1

普通編碼器3.2.2

優(yōu)先編碼器３.2編碼器2023/4/2114第14頁(yè)，共104頁(yè)，2023年，2月20日，星期六人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問(wèn)題，設(shè)計(jì)了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方便使用，各廠(chǎng)家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品。比較常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等。下面分別進(jìn)行介紹。2023/4/2115第15頁(yè)，共104頁(yè)，2023年，2月20日，星期六生活中常用十進(jìn)制數(shù)及文字、符號(hào)等表示事物。３.2編碼器數(shù)字電路只能以二進(jìn)制信號(hào)工作。用二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等特定對(duì)象的過(guò)程，稱(chēng)為編碼。實(shí)現(xiàn)編碼的邏輯電路，稱(chēng)為編碼器。編碼器譯碼器2023/4/2116第16頁(yè)，共104頁(yè)，2023年，2月20日，星期六對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)如何確定位數(shù)N？

N位二進(jìn)制代碼可以表示多少個(gè)信號(hào)？例：對(duì)101鍵盤(pán)編碼時(shí)，采用幾位二進(jìn)制代碼？

編碼原則：N位二進(jìn)制代碼可以表示2N個(gè)信號(hào)，則對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)由2N≥M來(lái)確定位數(shù)N。例：對(duì)101鍵盤(pán)編碼時(shí)，采用了7位二進(jìn)制代碼ASCⅡ碼。27＝128＞101。目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。2023/4/2117第17頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.2.1普通編碼器

定義：任何時(shí)刻只允許輸入一個(gè)有效編碼請(qǐng)求信號(hào)，否則輸出將發(fā)生混亂。

舉例：以一個(gè)三位二進(jìn)制普通編碼器為例，說(shuō)明普通編碼器的工作原理。圖3-4普通編碼器的方框圖輸入：八個(gè)信號(hào)（對(duì)象）

I0~I7

（二值量）八個(gè)病房呼叫請(qǐng)求輸出：三位二進(jìn)制代碼

Y2Y1Y0稱(chēng)八線(xiàn)—三線(xiàn)編碼器對(duì)病房編碼2023/4/2118第18頁(yè)，共104頁(yè)，2023年，2月20日，星期六

I0

I1I2

I3I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１表3-4編碼器輸入輸出的對(duì)應(yīng)關(guān)系設(shè)輸入信號(hào)為1表示對(duì)該輸入進(jìn)行編碼。任何時(shí)刻只允許輸入一個(gè)編碼請(qǐng)求表達(dá)式、電路圖？其它輸入取值組合不允許出現(xiàn)，為無(wú)關(guān)項(xiàng)。2023/4/2119第19頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.2.2優(yōu)先編碼器在優(yōu)先編碼器中，允許同時(shí)輸入兩個(gè)以上的有效編碼請(qǐng)求信號(hào)。當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。

優(yōu)先級(jí)別的高低由設(shè)計(jì)者根據(jù)輸入信號(hào)的輕重緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。2023/4/2120第20頁(yè)，共104頁(yè)，2023年，2月20日，星期六表3-574LS148電路的功能表例：八線(xiàn)—三線(xiàn)優(yōu)先編碼器74LS1482023/4/2121第21頁(yè)，共104頁(yè)，2023年，2月20日，星期六74LS148的邏輯功能描述：(1)編碼輸入端：邏輯符號(hào)輸入端上面均有“—”號(hào)，這表示編碼輸入低電平有效。I0~I7低電平有效允許編碼，但無(wú)有效編碼請(qǐng)求優(yōu)先權(quán)最高2023/4/2122第22頁(yè)，共104頁(yè)，2023年，2月20日，星期六(2)編碼輸出端：從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2、Y1、Y02023/4/2123第23頁(yè)，共104頁(yè)，2023年，2月20日，星期六（3）選通輸入端：只有在=0時(shí)，編碼器才處于工作狀態(tài)；而在=1時(shí)，編碼器處于禁止?fàn)顟B(tài)，所有輸出端均被封鎖為高電平。SS禁止?fàn)顟B(tài)工作狀態(tài)2023/4/2124第24頁(yè)，共104頁(yè)，2023年，2月20日，星期六允許編碼，但無(wú)有效編碼請(qǐng)求正在優(yōu)先編碼（4）選通輸出端YS和擴(kuò)展輸出端YEX：為擴(kuò)展編碼器功能而設(shè)置。2023/4/2125第25頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-574LS148的邏輯符號(hào)

以上通過(guò)對(duì)74LS148編碼器邏輯功能的分析，介紹了通過(guò)MSI器件邏輯功能表了解集成器件功能的方法。要求初步具備查閱器件手冊(cè)的能力。不要求背74LS148的功能表。2023/4/2126第26頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-6用74LS148接成的16線(xiàn)—4線(xiàn)優(yōu)先編碼器優(yōu)先權(quán)最高(2)片無(wú)有效編碼請(qǐng)求時(shí)才允許(1)片編碼編碼輸出的最高位編碼輸出為原碼2023/4/2127第27頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.3.1

二進(jìn)制譯碼器3.3.2二-十進(jìn)制譯碼器

3.3譯碼器2023/4/2128第28頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.3譯碼器

譯碼：編碼的逆過(guò)程，將編碼時(shí)賦予代碼的特定含義“翻譯”出來(lái)。

譯碼器：實(shí)現(xiàn)譯碼功能的電路。常用的譯碼器有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器等。二進(jìn)制代碼原來(lái)信息編碼對(duì)象編碼譯碼2023/4/2129第29頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.3.1二進(jìn)制譯碼器

圖3-7三位二進(jìn)制譯碼器的方框圖輸入：二進(jìn)制代碼（N位），輸出：2N個(gè)，每個(gè)輸出僅包含一個(gè)最小項(xiàng)。輸入是三位二進(jìn)制代碼、有八種狀態(tài)，八個(gè)輸出端分別對(duì)應(yīng)其中一種輸入狀態(tài)。因此，又把三位二進(jìn)制譯碼器稱(chēng)為3線(xiàn)—8線(xiàn)譯碼器。2023/4/2130第30頁(yè)，共104頁(yè)，2023年，2月20日，星期六1.74LS138的邏輯功能內(nèi)部電路圖負(fù)邏輯與非門(mén)譯碼輸入端S為控制端（又稱(chēng)使能端）

S=1譯碼工作

S=0禁止譯碼，輸出全1

輸出端為便于理解功能而分析內(nèi)部電路2023/4/2131第31頁(yè)，共104頁(yè)，2023年，2月20日，星期六表3-674LS138的功能表譯中為0高電平有效低電平有效禁止譯碼譯碼工作2023/4/2132第32頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-874LS138的邏輯符號(hào)低電平有效輸出三位二進(jìn)制代碼使能端2023/4/2133第33頁(yè)，共104頁(yè)，2023年，2月20日，星期六74LS138的邏輯功能三個(gè)譯碼輸入端（又稱(chēng)地址輸入端）A2、A1、A0，八個(gè)譯碼輸出端，以及三個(gè)控制端（又稱(chēng)使能端）、、。、，是譯碼器的控制輸入端，當(dāng)=1、+=0(即=1,和均為0)時(shí)，GS輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。S1S2S1S2S3S1S2S3S1S3S2Y0~Y7S32023/4/2134第34頁(yè)，共104頁(yè)，2023年，2月20日，星期六當(dāng)譯碼器處于工作狀態(tài)時(shí)，每輸入一個(gè)二進(jìn)制代碼將使對(duì)應(yīng)的一個(gè)輸出端為低電平，而其它輸出端均為高電平。也可以說(shuō)對(duì)應(yīng)的輸出端被“譯中”。

74LS138輸出端被“譯中”時(shí)為低電平，所以其邏輯符號(hào)中每個(gè)輸出端上方均有“—”符號(hào)。Y0~Y72023/4/2135第35頁(yè)，共104頁(yè)，2023年，2月20日，星期六

2.應(yīng)用舉例(1)功能擴(kuò)展(利用使能端實(shí)現(xiàn))

圖3-9用兩片74LS138譯碼器構(gòu)成4線(xiàn)—16線(xiàn)譯碼器A3=0時(shí)，片Ⅰ工作，片Ⅱ禁止A3=1時(shí)，片Ⅰ禁止，片Ⅱ工作擴(kuò)展位控制使能端2023/4/2136第36頁(yè)，共104頁(yè)，2023年，2月20日，星期六(2)實(shí)現(xiàn)組合邏輯函數(shù)F（A，B，C）

比較以上兩式可知，把3線(xiàn)—8線(xiàn)譯碼器74LS138地址輸入端（A2A1A0）作為邏輯函數(shù)的輸入變量（ABC），譯碼器的每個(gè)輸出端Yi都與某一個(gè)最小項(xiàng)mi相對(duì)應(yīng)，加上適當(dāng)?shù)拈T(mén)電路，就可以利用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)。2023/4/2137第37頁(yè)，共104頁(yè)，2023年，2月20日，星期六例3-4試用74LS138譯碼器實(shí)現(xiàn)邏輯函數(shù)：解：因?yàn)閯t2023/4/2138第38頁(yè)，共104頁(yè)，2023年，2月20日，星期六

因此，正確連接控制輸入端使譯碼器處于工作狀態(tài)，將、、、、經(jīng)一個(gè)與非門(mén)輸出，A2、A1、A0分別作為輸入變量A、B、C，就可實(shí)現(xiàn)組合邏輯函數(shù)。Y1Y３Y６Y５Y７圖3-10例3-4電路圖2023/4/2139第39頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.3.2二-十進(jìn)制譯碼器

二—十進(jìn)制譯碼器的邏輯功能是將輸入的BCD碼譯成十個(gè)輸出信號(hào)。圖3-11二—十進(jìn)制譯碼器74LS42的邏輯符號(hào)2023/4/2140第40頁(yè)，共104頁(yè)，2023年，2月20日，星期六表3-7二-十進(jìn)制譯碼器74LS42的功能表譯中為0拒絕偽碼2023/4/2141第41頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.3.3顯示譯碼器3.3譯碼器2023/4/2142第42頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.3.3顯示譯碼器在數(shù)字測(cè)量?jī)x表和各種數(shù)字系統(tǒng)中，都需要將數(shù)字量直觀地顯示出來(lái)，一方面供人們直接讀取測(cè)量和運(yùn)算的結(jié)果，另一方面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。數(shù)字顯示電路是數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由顯示譯碼器、驅(qū)動(dòng)器和顯示器等部分組成，如圖3-12所示。

2023/4/2143第43頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-12數(shù)字顯示電路的組成方框圖1.數(shù)字顯示器件數(shù)字顯示器件是用來(lái)顯示數(shù)字、文字或者符號(hào)的器件，常見(jiàn)的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光二極管數(shù)碼管、場(chǎng)致發(fā)光數(shù)字板、等離子體顯示板等等。本書(shū)主要討論發(fā)光二極管數(shù)碼管。2023/4/2144第44頁(yè)，共104頁(yè)，2023年，2月20日，星期六（1）發(fā)光二極管（LED）及其驅(qū)動(dòng)方式

LED具有許多優(yōu)點(diǎn)，它不僅有工作電壓低(1.5～3V)、體積小、壽命長(zhǎng)、可靠性高等優(yōu)點(diǎn)，而且響應(yīng)速度快(≤100ns)、亮度比較高。一般LED的工作電流選在5~10mA，但不允許超過(guò)最大值（通常為50mA）。

LED可以直接由門(mén)電路驅(qū)動(dòng)。

2023/4/2145第45頁(yè)，共104頁(yè)，2023年，2月20日，星期六

圖（a）是輸出為低電平時(shí)，LED發(fā)光，稱(chēng)為低電平驅(qū)動(dòng)；圖（b）是輸出為高電平時(shí)，LED發(fā)光，稱(chēng)為高電平驅(qū)動(dòng)；采用高電平驅(qū)動(dòng)方式的TTL門(mén)最好選用OC門(mén)。

圖3-13門(mén)電路驅(qū)動(dòng)LED(a)低電平驅(qū)動(dòng)(b)高電平驅(qū)動(dòng)R為限流電阻2023/4/2146第46頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-14七段顯示LED數(shù)碼管(a)外形圖(b)共陰型(c)共陽(yáng)型(2)LED數(shù)碼管LED數(shù)碼管又稱(chēng)為半導(dǎo)體數(shù)碼管，它是由多個(gè)LED按分段式封裝制成的。LED數(shù)碼管有兩種形式：共陰型和共陽(yáng)型。公共陰極公共陽(yáng)極高電平驅(qū)動(dòng)低電平驅(qū)動(dòng)2023/4/2147第47頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-15七段數(shù)碼管字形顯示方式2．七段顯示譯碼器（1）七段字形顯示方式

LED數(shù)碼管通常采用圖3-15所示的七段字形顯示方式來(lái)表示0-9十個(gè)數(shù)字。2023/4/2148第48頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-1674LS49的邏輯符號(hào)（2）七段顯示譯碼器

滅燈控制端8421BCD碼七段代碼

七段顯示器譯碼器把輸入的BCD碼，翻譯成驅(qū)動(dòng)七段LED數(shù)碼管各對(duì)應(yīng)段所需的電平。

74LS49是一種七段顯示譯碼器。2023/4/2149第49頁(yè)，共104頁(yè)，2023年，2月20日，星期六表3-874LS49的功能表8421BCD碼禁止碼滅燈狀態(tài)2023/4/2150第50頁(yè)，共104頁(yè)，2023年，2月20日，星期六譯碼輸入端：D、C、B、A，為8421BCD碼；七段代碼輸出端：abcdefg，某段輸出為高電平時(shí)該段點(diǎn)亮，用以驅(qū)動(dòng)高電平有效的七段顯示LED數(shù)碼管；滅燈控制端：IB，當(dāng)IB=1時(shí)，譯碼器處于正常譯碼工作狀態(tài)；若IB=0，不管D、C、B、A輸入什么信號(hào)，譯碼器各輸出端均為低電平，處于滅燈狀態(tài)。利用IB信號(hào)，可以控制數(shù)碼管按照要求處于顯示或者滅燈狀態(tài)，如閃爍、熄滅首尾部多余的0等。2023/4/2151第51頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-1774LS49驅(qū)動(dòng)LED數(shù)碼管電路

圖3-17是一個(gè)用七段顯示譯碼器74LS49驅(qū)動(dòng)共陰型LED數(shù)碼管的實(shí)用電路。2023/4/2152第52頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.4.3應(yīng)用舉例3.4.1數(shù)據(jù)選擇器的工作原理3.4.2八選一數(shù)據(jù)選擇器74LS1513.4數(shù)據(jù)選擇器3.5加法器3.5.1全加器

3.5.2多位加法器3.6數(shù)值比較器2023/4/2153第53頁(yè)，共104頁(yè)，2023年，2月20日，星期六在多路數(shù)據(jù)傳送過(guò)程中，能夠根據(jù)需要將其中任意一路挑選出來(lái)的電路，叫做數(shù)據(jù)選擇器，也稱(chēng)為多路選擇器,其作用相當(dāng)于多路開(kāi)關(guān)。常見(jiàn)的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。

3.4數(shù)據(jù)選擇器2023/4/2154第54頁(yè)，共104頁(yè)，2023年，2月20日，星期六以四選一數(shù)據(jù)選擇器為例。(1)四選一數(shù)據(jù)選擇器的邏輯電路圖圖3-18四選一數(shù)據(jù)選擇器電路3.4.1數(shù)據(jù)選擇器的工作原理地址輸入端控制輸入端數(shù)據(jù)輸入端輸出端2023/4/2155第55頁(yè)，共104頁(yè)，2023年，2月20日，星期六(2)四選一數(shù)據(jù)選擇器的功能表表3-9四選一數(shù)據(jù)選擇器的功能表輸入輸出S

A1

A0Y0××0100D0101D1110D2111D32023/4/2156第56頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.4.2八選一數(shù)據(jù)選擇器74LS151三個(gè)地址輸入端A2、A1、A0，八個(gè)數(shù)據(jù)輸入端D0~D7，兩個(gè)互補(bǔ)輸出的數(shù)據(jù)輸出端Y和Y，一個(gè)控制輸入端S。圖3-1974LS151的邏輯符號(hào)

2023/4/2157第57頁(yè)，共104頁(yè)，2023年，2月20日，星期六

表3-1074LS151的功能表

禁止?fàn)顟B(tài)工作狀態(tài)2023/4/2158第58頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.4.3應(yīng)用舉例1.功能擴(kuò)展

用兩片八選一數(shù)據(jù)選擇器74LS151，可以構(gòu)成十六選一數(shù)據(jù)選擇器。試回憶用兩片3－8線(xiàn)譯碼器74LS138實(shí)現(xiàn)4－16線(xiàn)譯碼器的方法。

利用使能端（控制端）。2023/4/2159第59頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-20用74LS151構(gòu)成十六選一數(shù)據(jù)選擇器

擴(kuò)展位接控制端A3=1時(shí)，片Ⅰ禁止，片Ⅱ工作A3=0時(shí)，片Ⅰ工作，片Ⅱ禁止輸出需適當(dāng)處理（該例接或門(mén)）2023/4/2160第60頁(yè)，共104頁(yè)，2023年，2月20日，星期六2．實(shí)現(xiàn)組合邏輯函數(shù)比較可知，表達(dá)式中都有最小項(xiàng)mi，利用數(shù)據(jù)選擇器可以實(shí)現(xiàn)各種組合邏輯函數(shù)。組合邏輯函數(shù)8選14選12023/4/2161第61頁(yè)，共104頁(yè)，2023年，2月20日，星期六

例3-5試用八選一電路實(shí)現(xiàn)解：將A、B、C分別從A2、A1、A0輸入，作為輸入變量，把Y端作為輸出F。因?yàn)檫壿嫳磉_(dá)式中的各乘積項(xiàng)均為最小項(xiàng)，所以可以改寫(xiě)為根據(jù)八選一數(shù)據(jù)選擇器的功能，令2023/4/2162第62頁(yè)，共104頁(yè)，2023年，2月20日，星期六具體電路見(jiàn)圖3-21：圖3-21例3-5電路圖D0=D3=D5=D7=1D1=D2=D4=D6=0S＝02023/4/2163第63頁(yè)，共104頁(yè)，2023年，2月20日，星期六ABCF00010010010001111000101111001111真值表對(duì)照法注意變量高低位順序！2023/4/2164第64頁(yè)，共104頁(yè)，2023年，2月20日，星期六

例3-6試用八選一電路實(shí)現(xiàn)三變量多數(shù)表決電路。表3-11例3-6的真值表ABCF00000010010001111000101111011111

解：假設(shè)三變量為A、B、C，表決結(jié)果為F，則真值表如表3-11所示。2023/4/2165第65頁(yè)，共104頁(yè)，2023年，2月20日，星期六在八選一電路中，將A、B、C從A2、A1、A0輸入，令D3=D5=D6=D7=1D0=D1=D2=D4=0S＝0F＝Y(jié)則可實(shí)現(xiàn)三變量多數(shù)表決電路，具體電路圖請(qǐng)讀者自行畫(huà)出。則2023/4/2166第66頁(yè)，共104頁(yè)，2023年，2月20日，星期六

思考：若用8選1實(shí)現(xiàn)4變量的函數(shù)，或者用4選1實(shí)現(xiàn)3變量的函數(shù)，即地址輸入端的個(gè)數(shù)比變量個(gè)數(shù)小1，如何實(shí)現(xiàn)？如：ABCF00010010010001111000101111001111輸入輸出S

A1

A0Y0××0100D0101D1110D2111D32023/4/2167第67頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.5加法器

算術(shù)運(yùn)算是數(shù)字系統(tǒng)的基本功能，更是計(jì)算機(jī)中不可缺少的組成單元。本節(jié)介紹實(shí)現(xiàn)加法運(yùn)算的邏輯電路。3.5.1全加器本章的3.1節(jié)討論過(guò)半加器電路，它是不考慮低位進(jìn)位的加法器。

全加器能把本位兩個(gè)加數(shù)An

、

Bn

和來(lái)自低位的進(jìn)位Cn-1三者相加，得到求和結(jié)果Sn

和該位的進(jìn)位信號(hào)Cn。2023/4/2168第68頁(yè)，共104頁(yè)，2023年，2月20日，星期六表3-12全加器的真值表Sn

Cn0000000110010100110110010101011100111111An

Bn

Cn-1由真值表寫(xiě)最小項(xiàng)之和式，再稍加變換得：2023/4/2169第69頁(yè)，共104頁(yè)，2023年，2月20日，星期六Sn

Cn0000000110010100110110010101011100111111An

Bn

Cn-1由真值表寫(xiě)最小項(xiàng)之和式，再稍加變換得：2023/4/2170第70頁(yè)，共104頁(yè)，2023年，2月20日，星期六

圖3-22全加器（a）電路圖（b）邏輯符號(hào)由表達(dá)式得邏輯圖：2023/4/2171第71頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.5.2多位加法器

74LS283電路是一個(gè)四位加法器電路，可實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)的相加，其邏輯符號(hào)如圖3-23所示。全加器可以實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的相加，要實(shí)現(xiàn)多位二進(jìn)制數(shù)的相加，可選用多位加法器電路。2023/4/2172第72頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-2374LS283電路的邏輯符號(hào)CI是低位的進(jìn)位，CO是向高位的進(jìn)位，A3A2A1A0和B3B2B1B0是兩個(gè)二進(jìn)制待加數(shù)，S3、S2、S1、S0是對(duì)應(yīng)各位的和。

2023/4/2173第73頁(yè)，共104頁(yè)，2023年，2月20日，星期六多位加法器除了可以實(shí)現(xiàn)加法運(yùn)算功能之外，還可以實(shí)現(xiàn)組合邏輯電路。圖3-24由74LS283構(gòu)成的代碼轉(zhuǎn)換電路8421BCD碼0011余3碼例：將8421BCD碼轉(zhuǎn)換成余3碼。

余3碼＝8421BCD碼＋3(即0011)2023/4/2174第74頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.6數(shù)值比較器數(shù)值比較器：能夠比較數(shù)字大小的電路。

1.兩個(gè)一位數(shù)A和B相比較的情況：(1)A＞B：只有當(dāng)A=1、B=0時(shí)，A＞B才為真；(2)A＜B：只有當(dāng)A=0、B=1時(shí)，A＜B才為真；(3)A=B：只有當(dāng)A=B=0或A=B=1時(shí)，A=B才為真。ABYA>BYA<BYA=B000010101010100110012023/4/2175第75頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-2574LS85的邏輯符號(hào)如果要比較兩個(gè)多位二進(jìn)制數(shù)A和B的大??？必須從高向低逐位進(jìn)行比較。2.四位數(shù)值比較器74LS85級(jí)聯(lián)輸入便于功能擴(kuò)展2023/4/2176第76頁(yè)，共104頁(yè)，2023年，2月20日，星期六表3-1374LS85的功能表輸入級(jí)聯(lián)輸入輸出A3，B3A2，B2A1，B1A0，B0IA＞BIA＜BIA=BFA＞BFA＜BFA=B10××××××10001××××××010A3=B310×××××100A3=B301×××××010A3=B3A2=B210××××100A3=B3A2=B201××××010A3=B3A2=B2A1=B110×××100A3=B3A2=B2A1=B101×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001A3=B3A2=B2A1=B1A0=B0××10012023/4/2177第77頁(yè)，共104頁(yè)，2023年，2月20日，星期六

3.

部分常用的MSI組合邏輯電路的型號(hào)、名稱(chēng)和主要功能表表2-142023/4/2178第78頁(yè)，共104頁(yè)，2023年，2月20日，星期六型號(hào)名稱(chēng)主要功能74LS14710線(xiàn)-4線(xiàn)優(yōu)先編碼器

74LS1488線(xiàn)-3線(xiàn)優(yōu)先編碼器

74LS1498線(xiàn)-8線(xiàn)優(yōu)先編碼器

74LS424線(xiàn)-10線(xiàn)譯碼器BCD輸入74LS1544線(xiàn)-16線(xiàn)譯碼器

74LS46七段顯示譯碼器BCD輸入、開(kāi)路輸出74LS47七段顯示譯碼器BCD輸入、開(kāi)路輸出74LS48七段顯示譯碼器BCD輸入、帶上拉電阻74LS49七段顯示譯碼器BCD輸入、OC輸出74LS15016選1數(shù)據(jù)選擇器反碼輸出74LS1518選1數(shù)據(jù)選擇器原、反碼輸出74LS153雙4選1數(shù)據(jù)選擇器

74LS2518選1數(shù)據(jù)選擇器原、反碼輸出，三態(tài)74LS854位數(shù)值比較器

74LS8668位數(shù)值比較器

2023/4/2179第79頁(yè)，共104頁(yè)，2023年，2月20日，星期六型號(hào)名稱(chēng)主要功能CC4014710線(xiàn)-4線(xiàn)優(yōu)先編碼器BCD輸出CC45328線(xiàn)-3線(xiàn)優(yōu)先編碼器

CC4555雙2線(xiàn)-4線(xiàn)譯碼器

CC45144線(xiàn)-16線(xiàn)譯碼器有地址鎖存CC4511七段顯示譯碼器鎖存輸出、BCD輸入CC4055七段顯示譯碼器BCD輸入、驅(qū)動(dòng)液晶顯示器CC4056七段顯示譯碼器BCD輸入、有選通、鎖存CC4519四2選1數(shù)據(jù)選擇器

CC45128路數(shù)據(jù)選擇器

CC40634位數(shù)值比較器

CC4014710線(xiàn)-4線(xiàn)優(yōu)先編碼器BCD輸出2023/4/2180第80頁(yè)，共104頁(yè)，2023年，2月20日，星期六本章小結(jié)3.7MSI組合邏輯電路的分析3.7.1分析步驟3.7.2分析舉例2023/4/2181第81頁(yè)，共104頁(yè)，2023年，2月20日，星期六復(fù)習(xí)十六選一的數(shù)據(jù)選擇器應(yīng)有怎樣的輸入、輸出、選擇、控制端？如何用兩片八選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)據(jù)選擇器？如何利用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)三變量組合邏輯函數(shù)？2023/4/2182第82頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.7MSI組合邏輯電路的分析

MSI組合邏輯電路的分析：以中規(guī)模集成器件為核心的組合邏輯電路的分析。本節(jié)將MSI電路按功能塊進(jìn)行劃分，逐塊分析各功能塊電路，最后得出整個(gè)電路功能的分析方法，這種方法稱(chēng)為功能塊級(jí)的電路分析，適用于更加復(fù)雜的邏輯電路分析。

2023/4/2183第83頁(yè)，共104頁(yè)，2023年，2月20日，星期六3.7.1分析步驟圖3-26功能塊組合邏輯電路分析流程圖

分析步驟（1）劃分功能塊（2）分析功能塊的邏輯功能（3）分析整體邏輯電路的功能邏輯電路圖劃分功能塊分析各塊功能分析整體功能2023/4/2184第84頁(yè)，共104頁(yè)，2023年，2月20日，星期六（1）劃分功能塊首先根據(jù)電路的復(fù)雜程度和器件類(lèi)型，視情形將電路劃分為一個(gè)或多個(gè)邏輯功能塊。功能塊內(nèi)部，可以是單片或多片MSI或SSI以及擴(kuò)展組合的電路。分成幾個(gè)功能塊和怎樣劃分功能塊，這取決于對(duì)常用功能電路的熟悉程度和經(jīng)驗(yàn)。畫(huà)出功能塊電路框圖有助于進(jìn)一步的分析。2023/4/2185第85頁(yè)，共104頁(yè)，2023年，2月20日，星期六（2）分析功能塊的邏輯功能利用前面學(xué)過(guò)的常用功能電路的知識(shí)，分析各功能塊邏輯功能。如有必要，可寫(xiě)出每個(gè)功能塊的邏輯表達(dá)式或邏輯功能表。2023/4/2186第86頁(yè)，共104頁(yè)，2023年，2月20日，星期六（3）分析整體邏輯電路的功能在對(duì)各功能塊電路分析的基礎(chǔ)上，最后對(duì)整個(gè)電路進(jìn)行整體功能的分析。如有必要，可以寫(xiě)出輸入與輸出的邏輯函數(shù)式，或列出功能表。應(yīng)該注意，即使電路只有一個(gè)功能塊，整體電路的邏輯功能也不一定是這個(gè)功能塊原來(lái)的邏輯功能。2023/4/2187第87頁(yè)，共104頁(yè)，2023年，2月20日，星期六例3-7圖3－27是由雙4選1數(shù)據(jù)選擇器74LS153和門(mén)電路組成的組合邏輯電路。試分析輸出Z與輸入X3、X2、X1、X0之間的邏輯關(guān)系。3.7.2分析舉例圖3－27例3-7電路圖2023/4/2188第88頁(yè)，共104頁(yè)，2023年，2月20日，星期六

（1）劃分功能塊本題只有一塊MSI電路，可以只劃分一個(gè)功能塊。

（2）分析功能塊的功能通過(guò)查74LS153的功能表，知道它是一塊雙4選1數(shù)據(jù)選擇器。其中：A1、A0是地址輸入端，Y是輸出端；74LS153的控制輸入端為低電平有效；數(shù)據(jù)選擇器處于禁止?fàn)顟B(tài)時(shí)，輸出為0。

解：2023/4/2189第89頁(yè)，共104頁(yè)，2023年，2月20日，星期六

圖3－27電路的輸出端是Z，Z=1Y+2Y；輸入端為X3、X2、X1、X0。當(dāng)X3＝1時(shí)，2S＝1、1S＝0，數(shù)據(jù)選擇器2處于禁止?fàn)顟B(tài)，而數(shù)據(jù)選擇器1處于工作狀態(tài)；當(dāng)X3＝0時(shí)，數(shù)據(jù)選擇器1處于禁止?fàn)顟B(tài)，數(shù)據(jù)選擇器2處于工作狀態(tài)。2023/4/2190第90頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-288選1功能框圖

顯然，圖3－27電路構(gòu)成了一個(gè)8選1數(shù)據(jù)選擇器，其輸出為Z，地址輸入端為X3、X1、X0。圖3－27電路可用圖3-28的功能框圖來(lái)表示。2023/4/2191第91頁(yè)，共104頁(yè)，2023年，2月20日，星期六（3）分析整體電路的邏輯功能把圖3－27電路看成一個(gè)8選1數(shù)據(jù)選擇器，可得出例3-7電路的功能表。表3-15例3-7電路的功能表X3X2X1X0Z0×××11000110011101001011011000110101110011110

分析電路的功能表，當(dāng)X3X2X1X0為8421BCD碼0000～1001時(shí)，電路的輸出為1，否則輸出為0?？梢?jiàn)該電路可實(shí)現(xiàn)檢測(cè)8421BCD碼的邏輯功能。2023/4/2192第92頁(yè)，共104頁(yè)，2023年，2月20日，星期六

例3-8圖3-29電路由4位二進(jìn)制超前進(jìn)位全加器74LS283、數(shù)值比較器74LS85、七段顯示譯碼器74LS47及LED數(shù)碼管組成的電路，請(qǐng)分析該電路的邏輯功能。2023/4/2193第93頁(yè)，共104頁(yè)，2023年，2月20日，星期六圖3-29例3-8電路2023/4/2194第94頁(yè)，共104頁(yè)，2023年，2月20日，星期六解：（1）劃分功能塊電路可分成三個(gè)功能塊：①加法運(yùn)算及比較電路，②譯碼電路，③顯示電路。（2）分析各功能塊的邏輯功能①4