SOPC在視頻編解碼IP核中的應(yīng)用-設(shè)計(jì)應(yīng)用

精品文檔-下載后可編輯SOPC在視頻編解碼IP核中的應(yīng)用-設(shè)計(jì)應(yīng)用

System-on-a-Programmable-Chip,即可編程片上系統(tǒng)。用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，稱作SOPC.可編程片上系統(tǒng)（SOPC）是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。SOPC它是用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，來用于嵌入式系統(tǒng)的研究和電子信息處理。SOPC是一種特殊的嵌入式系統(tǒng)，它是片上系統(tǒng)（SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能但它不是簡(jiǎn)單的SOC,它也是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。

SOPC設(shè)計(jì)技術(shù)涵蓋了嵌入式系統(tǒng)設(shè)計(jì)技術(shù)的全部?jī)?nèi)容，除了以處理器和實(shí)時(shí)多任務(wù)操作系統(tǒng)（RTOS）為中心的軟件設(shè)計(jì)技術(shù)、以PCB和信號(hào)完整性分析為基礎(chǔ)的高速電路設(shè)計(jì)技術(shù)以外，SOPC還涉及目前以引起普遍關(guān)注的軟硬件協(xié)同設(shè)計(jì)技術(shù)。由于SOPC的主要邏輯設(shè)計(jì)是在可編程邏輯器件內(nèi)部進(jìn)行，而BGA封裝已被廣泛應(yīng)用在微封裝領(lǐng)域中，傳統(tǒng)的調(diào)試設(shè)備，如：邏輯分析儀和數(shù)字示波器，已很難進(jìn)行直接測(cè)試分析，因此，必將對(duì)以仿真技術(shù)為基礎(chǔ)的軟硬件協(xié)同設(shè)計(jì)技術(shù)提出更高的要求。同時(shí)，新的調(diào)試技術(shù)也已不斷涌現(xiàn)出來，如Xilinx公司的片內(nèi)邏輯分析儀ChipScopeILA就是一種價(jià)廉物美的片內(nèi)實(shí)時(shí)調(diào)試工具。

當(dāng)然本論文所說的IP核功能沒有那么豐富，實(shí)際上就是一個(gè)功能驗(yàn)證正確的用戶邏輯，和商業(yè)應(yīng)用的IP核還有一定的差距。本文的主要工作就是通過硬件描述語言描述了視頻信號(hào)的采集，分配，存儲(chǔ)以及色度空間的轉(zhuǎn)換等邏輯，并且驗(yàn)證了功能的正確性。

1.視頻編解碼Camera_show原理

嵌入式攝像控制系統(tǒng)除了必要的電源電路以外，還要包括存儲(chǔ)電路、通信電路和電路等，所有的設(shè)備均與Avalon總線連接，這里主要介紹用戶邏輯接口Camera_show,它完成了模擬視頻數(shù)據(jù)轉(zhuǎn)化成數(shù)字視頻數(shù)據(jù)并在VGA上顯示的功能，主要包括模擬視頻信號(hào)的采集、分配（串并轉(zhuǎn)換電路完成）、存儲(chǔ)（存儲(chǔ)控制邏輯和片上RAM完成）和色度空間轉(zhuǎn)換。具體的功能框圖如圖1所示。

圖1用戶邏輯Camera_show的原理框圖

2.視頻編解碼IP核Camera_Show設(shè)計(jì)

IP核（IntellectualPropertycore）是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。利用IP核設(shè)計(jì)電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價(jià)值的IP核一般具有知識(shí)產(chǎn)權(quán)，盡管IP核的市場(chǎng)活動(dòng)還不規(guī)范，但是仍有許多集成電路設(shè)計(jì)公司從事IP核的設(shè)計(jì)、開發(fā)和營(yíng)銷工作。IP核有兩種，與工藝無關(guān)的VHDL程序稱為軟核；具有特定電路功能的集成電路版圖稱為硬核。硬核一般不允許更改，利用硬核進(jìn)行集成電路設(shè)計(jì)難度大，但是容易成功流片。

視頻編解碼IP核主要完成的功能包含視頻信號(hào)的采集、分配、存儲(chǔ)以及色度空間的轉(zhuǎn)換。模擬視頻信號(hào)經(jīng)過ADV7181B后變成了符合ITU-R656的YUV數(shù)字信號(hào)，但是要對(duì)YUV信號(hào)進(jìn)行處理必須將這三路信號(hào)分開并行處理，所以需要采集分配這三路信號(hào)，這是2.1的IP核需要實(shí)現(xiàn)的功能；由于模擬視頻信號(hào)是隔行掃描的，但是CRT顯示器是逐行掃描，如果不加處理那么必然會(huì)導(dǎo)致行錯(cuò)開，所以需要將數(shù)據(jù)進(jìn)行存儲(chǔ)，通過控制實(shí)現(xiàn)隔行變逐行，這是2.2的IP核需要實(shí)現(xiàn)的功能；經(jīng)過處理的YUV三路數(shù)字信號(hào)，需要完成色度空間的轉(zhuǎn)換變成RGB信號(hào)，這是2.3的IP核需要實(shí)現(xiàn)的功能。

2.1YUV信號(hào)的采集、分配

YUV是被歐洲電視系統(tǒng)所采用的一種顏色編碼方法（屬于PAL），是PAL和SECAM模擬彩色電視制式采用的顏色空間。在現(xiàn)代彩色電視系統(tǒng)中，通常采用三管彩色攝影機(jī)或彩色CCD攝影機(jī)進(jìn)行取像，然后把取得的彩色圖像信號(hào)經(jīng)分色、分別放大校正后得到RGB,再經(jīng)過矩陣變換電路得到亮度信號(hào)Y和兩個(gè)色差信號(hào)R-Y（即U）、B-Y（即V），發(fā)送端將亮度和色差三個(gè)信號(hào)分別進(jìn)行編碼，用同一信道發(fā)送出去。這種色彩的表示方法就是所謂的YUV色彩空間表示。采用YUV色彩空間的重要性是它的亮度信號(hào)Y和色度信號(hào)U、V是分離的。采用YUV色彩空間的重要性是它的亮度信號(hào)Y和色度信號(hào)U、V是分離的。如果只有Y信號(hào)分量而沒有U、V分量，那么這樣表示的圖像就是黑白灰度圖像。彩色電視采用YUV空間正是為了用亮度信號(hào)Y解決彩色電視機(jī)與黑白電視機(jī)的兼容問題，使黑白電視機(jī)也能接收彩色電視信號(hào)。

在嵌入式攝像控制系統(tǒng)中，ADV7181主要承擔(dān)著模擬攝像頭的視頻數(shù)據(jù)進(jìn)行解碼的任務(wù)，將CVBS的等模擬信號(hào)轉(zhuǎn)化成ITU-R656標(biāo)準(zhǔn)的YUV信號(hào)。圖2給出了ADV7181的功能框圖。

圖2ADV7181功能框圖

由圖可以看到，對(duì)于輸入的CVBS等模擬信號(hào)經(jīng)過ADV7181B芯片轉(zhuǎn)換后輸出YUV信號(hào)，行同步信號(hào)HS,幀同步信號(hào)VS.這些就是需要的數(shù)字視頻信號(hào)，也就解決了數(shù)字視頻源的問題。圖2給出了YUV信號(hào)的組成排列方式，"FF,00,00"作為AV信號(hào)的開始，所以需要構(gòu)造一個(gè)檢測(cè)電路。注意到SAV和EAV均是FF,00,00開頭但是XY的值不一樣。根據(jù)芯片資料，XY[4]表示的是V,即有用信號(hào)與空白信號(hào)的分界點(diǎn)，如果V=0則表示的是SAV,否則是EAV.XY[6]是場(chǎng)信號(hào)的區(qū)分標(biāo)志。0是奇場(chǎng)，1是偶場(chǎng)。

模擬信號(hào)的一行是1716個(gè)CLOCK,有用信號(hào)是1440個(gè)CLOCK,在信號(hào)采集和分配的過程中，僅需對(duì)有用信號(hào)進(jìn)行采集，所以利用檢測(cè)到SAV作為一個(gè)標(biāo)志，啟動(dòng)信號(hào)的分配過程是非常有必要的。

由于YUV信號(hào)在模擬信號(hào)中是交織著的，所以需要一個(gè)信號(hào)選擇電路。YUV一共是三路信號(hào)，設(shè)計(jì)一個(gè)計(jì)數(shù)器進(jìn)行選擇，計(jì)數(shù)是O和2時(shí)，是UV信號(hào)，計(jì)數(shù)是1和3時(shí)是Y信號(hào)，完成的實(shí)際上是串行信號(hào)轉(zhuǎn)并行信號(hào)的過程。以上過程可以用圖3的原理框圖來表示。

圖3YUV信號(hào)的采集、分配原理圖

在硬件描述語言中，完成上述過程還是比較簡(jiǎn)單的。例如檢測(cè)電路，只要描述一個(gè)移位寄存器就可以了，具體代碼如下：

wireY_check=（（R3==8'hff）（R2==8'h00）（R1==8'h00））？1:0;

always@（posedgeCLOCK）

begin

RR1=TD_D;RR2=Rl;RR3=R2;

end

always@（negedgeCLOCK）

begin

Rl=RR1;R2=RR2;R3=RR3;

end

其中的wire變量Y_check就是當(dāng)檢測(cè)到FF,00,00的時(shí)候就為1的標(biāo)志。根據(jù)上文所述，區(qū)分SAV和EAV是根據(jù)XY[4]來決定，區(qū)分奇偶場(chǎng)是根據(jù)XY[7]來區(qū)分，所以只有隨后的信號(hào)是SAV的時(shí)候，信號(hào)分配電路才有效，所以需要描述一段邏輯來判斷，代碼如下：

regSTART,Field;

always@（posedgeCLOCK）begin

if（Y_check==1）

begin

START=~TD_D[4];

Field=TD_D[6];

end

end

START信號(hào)就是開始信號(hào)采集、分配的標(biāo)志，只有當(dāng)TD_D=0也就是START=1時(shí)信號(hào)分配電路才會(huì)工作。串轉(zhuǎn)并電路代碼如下：

reg[1:0]COUNTER;

always@（posedgeCLOCK）begin

if（！START）

COUNTER=0;

elseCOUNTER=COUNTER+1;

end

regYPix_clock;

always@（posedgeCLOCK）begin

case（COUNTER）

0:beginCbb=TD_D;YPix_clock=0;end

1:beginYY=TD_D;CCr=Crr;CCb=Cbb;YPix_clock=1;end

2:beginCrr=TD_D;YPix_clock=0;end

3:beginYY=TD_D;CCr=Crr;CCb=Cbb;YPix_clock=1;end

endcase

end

以上代碼完成了圖3的功能，輸入的信號(hào)名為TD_D,輸出的三路信號(hào)是Cbb,YY,Crr.注意到還有個(gè)YPix_clock,實(shí)際上是27M的2分頻，這個(gè)時(shí)鐘非常有用，在下面將詳細(xì)闡述。{{分頁}}

2.2YUV信號(hào)的存儲(chǔ)

要將視頻信號(hào)隔行變逐行，有2種解決方法：

第1種：將一幀的數(shù)據(jù)存儲(chǔ)下來，根據(jù)奇偶場(chǎng)的不同（區(qū)分可以根據(jù)XY[7]），在寫周期的時(shí)候，因?yàn)槠鎴?chǎng)的行之間有偶場(chǎng)的信號(hào)，所以寫數(shù)據(jù)的時(shí)候需要跳地址寫，根據(jù)行同步信號(hào)（或者SAV也可以）來區(qū)分行，換行的時(shí)候地址要加額外的720（用來存放夾雜在奇場(chǎng)信號(hào)中的偶場(chǎng)信號(hào)），直到出現(xiàn)偶場(chǎng)信號(hào)（也就是XY[6]=1）地址切換為初始基地址加720,其余的同奇行的處理方法，具體的地址分配表參照?qǐng)D4.

圖4地址分配表

在讀周期只需要按照順序讀出就可以了，需要注意的是寫時(shí)鐘是13.5M,讀時(shí)鐘是27M,而且對(duì)于Y、U、V信號(hào)要進(jìn)行分別存儲(chǔ)。

第2種：將一行的數(shù)據(jù)存儲(chǔ)下來，因?yàn)?716個(gè)時(shí)鐘周期剛好等于VGA兩行的時(shí)間，所以在這段時(shí)間里可以將7加個(gè)有效視頻信號(hào)讀取2遍，以奇行的信號(hào)去取代偶行的信號(hào)，達(dá)到隔行變逐行的目的。在實(shí)現(xiàn)上只要是兩個(gè)RAM塊進(jìn)行乒乓操作就可以了，具體在后文闡述。

比較兩種實(shí)現(xiàn)方法，方法1的優(yōu)點(diǎn)在于圖像沒有失真，即奇偶行信號(hào)依舊相間在一起，方法2卻不能做到這一點(diǎn)，而且方法1也可以通過乒乓方式提高運(yùn)行的速度，但是由于讀寫時(shí)鐘的不同步，每個(gè)存儲(chǔ)空間應(yīng)當(dāng)讀2遍。方法2也是讀2遍，但是是每行讀2遍，方法1是一幀數(shù)據(jù)讀2遍。

方法1的缺點(diǎn)在于存儲(chǔ)的數(shù)據(jù)量太大。一幀數(shù)據(jù)僅Y分量就是8bit*720*525=3024000bit=378KB,這個(gè)數(shù)據(jù)是不適合在SRAM中操作的，需要使用SDRAM,而操作SDRAM是比較復(fù)雜的，所以一般考慮使用方法2,因?yàn)樗枰苄〉目臻g，而且可以利用FPGA的片內(nèi)資源就可以實(shí)現(xiàn)。當(dāng)圖像數(shù)據(jù)傳輸很快的時(shí)候，人眼基本上是分不清奇偶場(chǎng)信號(hào)的，所以方法2是可行的。在講方法2之前，需要了解在流水線操作中經(jīng)常使用的乒乓操作，這是可編程邏輯常用的設(shè)計(jì)思想和技巧。乒乓操作常常應(yīng)用于數(shù)據(jù)流控制，典型的乒乓操作如圖5所示。

圖5乒乓操作示意圖

乒乓操作的處理流程描述如下：輸入數(shù)據(jù)流通過"輸入數(shù)據(jù)流選擇單元",等時(shí)地將數(shù)據(jù)流分配到兩個(gè)數(shù)據(jù)緩沖模塊。數(shù)據(jù)緩沖模塊可以是任何存儲(chǔ)模塊，比較常用的存儲(chǔ)單元是雙口RAM（DPRAM），單口RAM（SPRAM）和FIFO等。在個(gè)緩沖周期，將輸入的數(shù)據(jù)流緩存到"數(shù)據(jù)緩沖模塊1".在第2個(gè)緩沖周期，通過"輸入數(shù)據(jù)流選擇單元"的切換，將輸入的數(shù)據(jù)流緩存到"數(shù)據(jù)緩沖模塊2",與此同時(shí)，將"數(shù)據(jù)緩沖模塊1"緩存的第1個(gè)周期的數(shù)據(jù)通過"輸出數(shù)據(jù)流選擇單元"的選擇，送到"數(shù)據(jù)流運(yùn)算處理模塊"被運(yùn)算處理。在第3個(gè)緩沖周期，通過"輸入數(shù)據(jù)流選擇單元"的再次切換，將輸入的數(shù)據(jù)流緩存到"數(shù)據(jù)緩沖模塊1",與此同時(shí)，將"數(shù)據(jù)緩沖模塊2"緩存的第2個(gè)周期的數(shù)據(jù)通過"輸出數(shù)據(jù)流選擇單元"的選擇，送到"數(shù)據(jù)流運(yùn)算處理模塊"被運(yùn)算處理。如此循環(huán)，周而復(fù)始。

乒乓操作的特點(diǎn)是，通過"輸入數(shù)據(jù)流選擇單元"和"輸出數(shù)據(jù)流選擇單元"按節(jié)拍、相互配合的切換，將經(jīng)過緩沖的數(shù)據(jù)流沒有時(shí)間停頓地送到"數(shù)據(jù)流運(yùn)算處理模塊",被運(yùn)算和處理。把乒乓看成一個(gè)整體，站在這個(gè)模塊的兩端看數(shù)據(jù)，輸入數(shù)據(jù)流和輸出數(shù)據(jù)流都是連續(xù)不斷的，沒有任何停頓，因此非常適合對(duì)數(shù)據(jù)流進(jìn)行流水線式處理。所以乒乓方式常常應(yīng)用于流水線式算法，完成數(shù)據(jù)的無縫緩沖與處理。

在FPGA里面，使用乒乓操作是面積與速度互換原則的一個(gè)體現(xiàn)。

方法2可以這樣實(shí)現(xiàn)：在FPGA內(nèi)部使用Megacore,構(gòu)造一個(gè)雙口的RAM,雙口RAM的輸入輸出信號(hào)的硬件描述語言定義如下：

RAM2u（。data_a（iDATA[7:0]）,

.wren_a（I_a）,

.address_a（COUNTER_a[9:0]）,

.clock_a（CLOCK_a）,

.q_a（DATA_a[7:0]）,

.data_b（iDATA[7:0]），

.wren_b（I_b），

.address_b（COUNTER_b[9:0]）,

.clock_b（CLOCK_b）,

.q_b（DATA_b[7:0]））;

使用的信號(hào)包括：數(shù)據(jù)信號(hào)data_a,dat_b;讀寫有效信號(hào)wren_a,wren_b;地址信號(hào)address_a,address_b;時(shí)鐘信號(hào)clock_a,clock_b;輸出數(shù)據(jù)信號(hào)q_a,q_b.可以看到所有的信號(hào)都是成對(duì)出現(xiàn)的，就是為了進(jìn)行乒乓方式的數(shù)據(jù)傳輸。分成了兩個(gè)RAM區(qū)域，A和B,相當(dāng)于前面講乒乓方式里的數(shù)據(jù)緩沖模塊1和2.兩個(gè)RAM塊是交替著讀寫（由I_a和I_b決定），輸出數(shù)據(jù)流也是由I決定。剛說到寫時(shí)鐘是13.5M,讀時(shí)鐘是27M,所以clock_a和clock_b必須是讀寫時(shí)鐘切換著輸入，而且地址的計(jì)數(shù)也不一樣，寫周期時(shí)候地址增加的時(shí)鐘是13.5M,讀周期地址增加的時(shí)鐘是27M.所以每行的數(shù)據(jù)讀了兩遍，相當(dāng)于隔行變逐行。圖6是在QuartusII下RAM的乒乓操作功能仿真圖：

圖６RAM的乒乓操作仿真圖{{分頁}}

RAM塊進(jìn)行乒乓方式操作信號(hào)的分配表如下：

輸出的DATA信號(hào)進(jìn)入下單元，即YUV到RGB的轉(zhuǎn)換。

2.3顏色-空間轉(zhuǎn)換部分設(shè)計(jì)

為什么要有這個(gè)轉(zhuǎn)換呢？因?yàn)椴徽撌请娨暀C(jī)還是CRT顯示器，都是使用RGB三基色合成的方法來顯示顏色。用RGB三基色來表示彩色的確很直觀，但是如果把這種方法用作圖像傳輸則絕不是一個(gè)好方法。主要是因?yàn)椋?/p>

（1）與黑白圖像不兼容；

（2）占用太多帶寬；

（3）抗干擾能力差。

本系統(tǒng)圖像傳感器輸出YCbCr信號(hào)，需要進(jìn)行到RGB信號(hào)的轉(zhuǎn)換，用于CRT顯示。YCbCr到RGB按照下面公式進(jìn)行轉(zhuǎn)換：

R=1.164（Y-16）+1.596（Cr-128）；

G=1.164（Y-16）-0.813（Cr-128）-0.392（Cb-128）；

B=1.164（Y-16）+2.017（Cb-128）；

觀察上面公式可以發(fā)現(xiàn)，轉(zhuǎn)換均需要乘加運(yùn)算，并且式子中用到了小數(shù)，所以必須要對(duì)系數(shù)進(jìn)行放大。經(jīng)過合理轉(zhuǎn)化，公式如下：

R=（1/256）*（298*Y+409*Cr-57065）；

G=（1/256）*（298*Y-100*Cb-208*Cr+34718）；

B=（1/256）*（298*Y+516*Cb-70861）；

用VerilogHDL編寫代碼，實(shí)現(xiàn)YUV到RGB的轉(zhuǎn)化。其中共包括3個(gè)模塊跟1個(gè)仿真激勵(lì)。在模塊const_mult中，主要實(shí)現(xiàn)乘法運(yùn)算，主要代碼如下：

moduleconst_mult（Clock,ClockEnable,Reset,Color,Color_Out）；

parameterIN_SIZE=8;

parameterOUT_SIZE=16;//outputsizewidth（integer）

parameterCST_MULT=66;//constantmultiplicand（integer）

……

always@（posedgeClockorposedgeReset）

begin:COLOR_KCM

if（Reset）

Color_Out=0;

elseif（ClockEnable）

Color_Out=CST_MULT*Color;

end

endmodule

模塊csc.v中，調(diào)用const_mult模塊，通過參數(shù)傳遞改變參數(shù)IN_SIZE,OUT_SIZE,CST_MULT的值，然后實(shí)現(xiàn)加法運(yùn)算。

以R=（1/256）*（298*Y+409*Cr-57065）為例，主要代碼如下：

const_mult#（8,18,298）R_KCM_Y（。Clock（Clock），.ClockEnable（ClockEnable），.Reset（Reset），.Color（Y），.Color_Out（R_Y_KCM））；

const_mult#（8,18,0）R_KCM_Cb（。Clock（Clock），.ClockEnable（ClockEnable），.Reset（Reset），.Color（Cb），.Color_Out（R_Cb_KCM））；

const_mult#（8,18,409）R_KCM_Cr（。Clock（Clock），.ClockEnable（ClockEnable），.Reset（Reset），.Color（Cr），.Color_Out（R_Cr_KCM））；

//Adderfor（Cr+constant）

always@（posedgeClockorposedgeReset）

begin:R_Cr_C_Adder

if（Reset）

R_Cr_C=0;

elseif（ClockEnable）

R_Cr_C=R_Cr_KCM-57065;