利用FPGA實現(xiàn)的一種機載高清視頻處理模塊-技術方案

精品文檔-下載后可編輯利用FPGA實現(xiàn)的一種機載高清視頻處理模塊-技術方案現(xiàn)代飛機座艙顯示技術的發(fā)展日新月異，需要顯示各種傳感器信息的數(shù)據(jù)已經(jīng)達到海量規(guī)模。飛行員在不同飛行時段獲得的信息也越來越多，為了使飛行員能夠在某特定的飛行時段認讀和處理更為的信息，并且各種傳感器信息融合在同一個坐標系中，因此需要研究機載環(huán)境中高清視頻處理技術，研究在較大尺寸的顯示器上顯示處理高清視頻信號。高清視頻處理模塊位于顯示分系統(tǒng)中，加速顯示高清視頻信號，實現(xiàn)高清視頻的縮放和疊加。滿足了飛行員對大尺寸和高清晰視頻顯示的需求。模塊接收顯示命令和視頻數(shù)據(jù)，將融合信息加速顯示到顯示器上，同時接收解碼兩路高清外視頻信號，在FPGA芯片中實現(xiàn)內(nèi)視頻和外視頻的運算處理，包括縮放和疊加，并且將處理后的視頻信息按照不同的要求輸出到顯示器上。高清視頻處理模塊系統(tǒng)結構高清視頻處理模塊內(nèi)部包含圖形處理器，它接收顯示命令和數(shù)據(jù)，加速渲染圖形畫面，輸出為高清視頻信號，在FPGA中運算融合外視頻信號，兩路分別輸出到外部顯示器上，視頻格式分別為高清LVDS和高清DVI。高清視頻處理模塊主要功能電路包括圖形處理器電路、視頻疊加和縮放邏輯電路、編解碼電路和供電復位時鐘電路。模塊系統(tǒng)組成框圖如圖1所示。

高清視頻處理模塊硬件電路設計圖形處理器電路圖形處理器電路主要負責內(nèi)部高清視頻的生成和視頻輸出控制。它將繪圖數(shù)據(jù)和命令通過二維和三維圖形加速管線加速生成并且存儲在顯存中，輸出控制部件將顯存中的數(shù)據(jù)按照相應格式輸出視頻信號。圖形處理器選用AMD公司的M9000芯片，該芯片支持高清視頻處理，支持二維和三維圖形硬件加速，OpenGL圖形接口標準，工作頻率高達250MHz，64MByte的顯存容量，兩路獨立的顯示輸出通道，可選擇LVDS、DVI、VGA、TV和并行LCD接口。本設計中，圖形處理器生成內(nèi)部視頻信號分辨率為1920×1080，刷新頻率為60Hz。視頻疊加和縮放邏輯電路視頻疊加和縮放邏輯電路包括FPGA和SRAM兩部分電路，完成內(nèi)視頻和外視頻的疊加運算和縮放。從FPGA的角度計算，其功能接口包括，一路高清內(nèi)視頻信號，由圖形處理器生成，兩路高清外視頻信號，經(jīng)過解碼器解碼后輸出到FPGA芯片中，一路高清DVI視頻輸出，對外輸出一路高清DVI信號，一路雙LVDS視頻輸出，滿足高清LVDS信號輸出到液晶顯示器上，是SRAM緩存部分，實現(xiàn)視頻信號緩存功能?；贔PGA功能接口數(shù)量和模塊功耗的要求，本設計選擇XILINX公司的SPARTAN-6系列中的XC6SLX150-2FGG9001芯片。該片共有147443個邏輯處理單元，可使用的I/O管腳多達576個，邏輯資源相當豐富，能夠滿足高清視頻縮放和疊加功能對邏輯資源的需求。SRAM存儲器用來緩沖視頻信息，它用觸發(fā)器存儲信息，觸發(fā)器在信息讀出后可以保持原有的狀態(tài)，因此SRAM不需要再生。即使DRAM的集成度比SRAM高，并且功耗小，價格低，但是目前SRAM容量在增大，速度比DRAM高，時序控制比DRAM簡單。重要的是SRAM作為存儲芯片比較穩(wěn)定，因此本設計選擇CYPRESS公司的SRAMCY7C1470BV33-167AXI作為視頻信號緩存。模塊采用6片SRAM，該芯片存儲容量為2M×36bits，3.3V供電，支持167MHz的總線操作，工作溫度為-40℃到+85℃，滿足視頻緩存的需求。編解碼電路編解碼電路由解碼電路和編碼電路組成。解碼電路主要完成兩路高清數(shù)字DVI視頻的解碼功能，將解碼后符合類VESA視頻時序的數(shù)字RGB信號傳輸?shù)紽PGA中。解碼電路采用兩片AD公司的ADV7162。該芯片為雙通道高清數(shù)字DVI解碼器，支持HDMI標準1.4a，具有可編程均衡器，每一個HDMI接口支持5V供電和熱插拔檢測，工作頻率高達225MHz，工作溫度為-40℃到+85℃。編碼器電路完成兩路視頻的編碼功能，分別將FPGA輸出的數(shù)字RGB視頻信號編碼轉換成一路雙LVDS信號和一路高清DVI信號。雙LVDS信號直接驅(qū)動液晶顯示器，物理鏈路共有2對差分時鐘線和8對差分數(shù)據(jù)線，它從FPGA接收并行數(shù)字RGB信號轉換成串行LVDS信號。該編碼器采用NI公司的DS90C387來完成雙LVDS信號的編碼和發(fā)送功能，該芯片支持單像素和雙像素兩種數(shù)據(jù)傳輸方式，能將48bit并行TTL數(shù)據(jù)(雙24位色像素)轉換成8對LVDS差分數(shù)據(jù)線，雙像素速率支持112MHz，能夠滿足1080p高清視頻的編碼和驅(qū)動傳輸?shù)囊?。另一路高清DVI信號同樣是從FPGA芯片接收并行數(shù)字RGB信號后編碼轉換而來，所承載的邏輯傳輸內(nèi)容和雙LVDS信號通路相同，不同的是它將并行數(shù)字RGB視頻編碼成串行差分的TMDS物理鏈路信號，編碼器采用AD公司的ADV7513，該芯片是一款高分辨率多媒體接口編碼器，支持DVI的v1.4協(xié)議，其并行發(fā)送時鐘高達165MHz，支持1080p的視頻編碼，滿足編碼格式和高清分辨率的要求。供電復位時鐘電路供電復位時鐘電路完成高清視頻處理模塊的電源設計、時鐘設計和系統(tǒng)復位功能。本模塊采用單+5V供電，需要輸入電流大約4安培，模塊內(nèi)部各個芯片需要1.2V、1.8V、2.5V和3.3V四種電壓，所有芯片沒有上電順序的要求，因此可以使用兩路開關電源轉換芯片LTM4616實現(xiàn)。時鐘電路提供支持模塊需要的時鐘頻率，本設計中高清DVI解碼器需要28.6363