在CPLD基礎(chǔ)上的曼徹斯特編碼技術(shù)

精品文檔-下載后可編輯在CPLD基礎(chǔ)上的曼徹斯特編碼技術(shù)

在工業(yè)現(xiàn)場控制網(wǎng)絡(luò)中，曼徹斯特碼由于編碼方式簡單易行、無直流分量，且含有豐富的時鐘信息，常被用作高速基帶數(shù)據(jù)傳輸。曼徹斯特編碼已經(jīng)廣泛應(yīng)用在數(shù)控測井和無線監(jiān)控等領(lǐng)域。

本文主要介紹一種通過CPLD來實現(xiàn)曼徹斯特編解碼的方法，在CPLD內(nèi)部完成并/串、串/并轉(zhuǎn)換以及曼徹斯特編解碼，提高了編解碼的通用性，大大節(jié)省了開發(fā)成本，并且可以實現(xiàn)更高的編碼速率。

1曼徹斯特碼

在曼徹斯特編碼中，每一位的中間有一個跳變，位中間的跳變既作時鐘信號，又作數(shù)據(jù)信號。從高到低跳變表示“0”，從低到高跳變表示“1”。

從曼徹斯特碼的特點(diǎn)可以看出曼徹斯特碼是一種自同步碼，且沒有直流分量，因此抗干擾能力強(qiáng)。但其缺點(diǎn)是編碼后每一個碼元都被調(diào)成2個電平，所以數(shù)據(jù)傳輸速率只有調(diào)制速率的1/2。

2可編程邏輯器件的選擇

系統(tǒng)中CPLD器件選擇Altera公司的MAX7000系列的EPM7128AETC100-10。EPM7128AE系列CPLD具有2500個可用門，內(nèi)部具有128個宏單元，多可用I/O引腳100個，時鐘可達(dá)192.3MHz，使用3.3V電壓供電。

本文的編解碼分別在2個CPLD中完成。編碼端的CPLD內(nèi)部程序框圖如圖1所示，首先鎖存并行信號，然后根據(jù)編碼時鐘把并行數(shù)據(jù)用移位寄存器進(jìn)行并/串轉(zhuǎn)換，曼徹斯特編碼模塊對串行NRZ數(shù)據(jù)進(jìn)行編碼輸出。

解碼端的CPLD內(nèi)部程序框圖如圖2所示，首先曼徹斯特解碼模塊把輸入的曼徹斯特碼解碼成NRZ碼，并從碼元中提取同步時鐘，然后在移位寄存器中對串行NRZ碼完成串/并轉(zhuǎn)換，把并行信號鎖存到鎖存器中并輸出。

3曼徹斯特編解碼器設(shè)計

3.1編碼器設(shè)計

（1）同步頭

解碼時，何時開始一個解碼周期是解碼正確與否的關(guān)鍵，為此在曼徹斯特碼的前面增加了4個時鐘周期（此時鐘是數(shù)據(jù)傳輸速率的2倍）的高電平作為同步頭。編碼時首先輸出同步頭，接著輸出曼徹斯特碼元。解碼器檢測到此同步頭時啟動一個解碼周期。

（2）曼徹斯特編碼

根據(jù)曼徹斯特碼的特點(diǎn)，常規(guī)設(shè)計方法是將NRZ碼和時鐘信號相異或進(jìn)行編碼，這種方法的缺點(diǎn)是會在數(shù)據(jù)的跳變沿產(chǎn)生毛刺。

設(shè)計中采用如下編碼方式：

選用二倍頻于數(shù)據(jù)傳輸速率的時鐘，當(dāng)時鐘個數(shù)為奇數(shù)時，曼徹斯特碼等于NRZ碼；當(dāng)時鐘個數(shù)為偶數(shù)時，曼徹斯特碼等于NRZ碼取反。

這種編碼方式簡單易行，而且解決了常規(guī)通過異或方式編碼產(chǎn)生的毛刺現(xiàn)象。

3.2解碼器設(shè)計

曼徹斯特解碼框圖如圖4所示，主要分為4個部分：同步頭檢測電路、同步時鐘提取器、解碼的判決器和計數(shù)器。

其中同步頭檢測電路和判決器采用VHDL語言設(shè)計，同步時鐘提取器和計數(shù)器使用原理圖方式設(shè)計。

下面分別介紹這4部分：

（1）同步頭檢測電路

同步頭檢測電路有2個功能：檢測同步頭和去掉同步頭。

（2）同步時鐘提取器

曼徹斯特碼的一個優(yōu)點(diǎn)是本身含有時鐘信息，可以很方便地進(jìn)行位同步。時鐘提取器就是要從曼徹斯特碼中提取出同步時鐘。從曼徹斯特碼的特點(diǎn)可以看出每個碼元中間都有跳變，時鐘提取電路提取出跳變信息，以此來恢復(fù)出位同步時鐘。

同步時鐘提取電路如圖5所示，DataIn是輸入的曼徹斯特碼；CLK16x是解碼用的高倍時鐘；DataIn2是曼徹斯特碼經(jīng)過2次時延后的信號，此信號與經(jīng)過1次時延的信號異或運(yùn)算得到曼徹斯特碼的跳變信息；CLR是從曼徹斯特碼中提取出的跳變信息，把這個跳變信息作為計數(shù)器的清零信號，同時利用高倍時鐘就可以從輸入的曼徹斯特碼中恢復(fù)出同步時鐘，圖5中CLKOUT是同步時鐘的輸出端。

（3）判決器

判決器是曼徹斯特解碼的部分，采用16倍頻于傳輸速率的時鐘作為解碼時鐘。解碼流程圖如圖6所示。在接收到曼徹斯特碼后使用16倍頻的時鐘對信號進(jìn)行采樣，為了正確解碼出一位NRZ碼，需要進(jìn)行16次采樣，即一個解碼周期等于16個時鐘周期。

解碼時設(shè)置了2個計數(shù)器：tHigh和tClock。tHigh用于記錄每16次采樣時前8次采樣的高電平的個數(shù)。如果tHigh等于8，那么原始碼元就是“1”，反之為“0”。在每次采樣時tClock都會加1，記錄采樣的次數(shù)。當(dāng)tClock等于16時，一個解碼周期完成，將tHigh和tClock清零。

在實際設(shè)計中，為了提高對解碼的抗干擾能力，將tHigh的判決門限設(shè)定為8-2，即6，當(dāng)tHigh≥6就認(rèn)為原始信號是“1”，反之為“0”。

3.3軟件仿真

（1）編碼仿真

本文使用VHDL語言進(jìn)行設(shè)計，使用MAX+PLUSII進(jìn)行仿真，仿真的數(shù)據(jù)編碼速率設(shè)為2MB/s，仿真圖形如圖7所示。其中D[05]是發(fā)送端的并行信號；DSP_CLK是由外部提供的40MHz的時鐘信號，在CPLD中進(jìn)行10分頻，產(chǎn)生需要的4MHz的二倍頻時鐘信號；MAN_OUT是終的曼徹斯特碼。從圖7可以看出，曼徹斯特碼的前面有4個時鐘周期的高電平，是編碼信號的同步頭。

從圖7中還可以看出，輸入的并行信號是0xA756，由于程序中使數(shù)據(jù)的位在前，位在后，因此進(jìn)行并串轉(zhuǎn)換后的NRZ碼是0110，1010，1110，0101，對應(yīng)的曼徹斯特碼為01101001，10011001，10101001，01100110。

（2）解碼仿真

仿真時所用的解碼時鐘是16MHz，仿真圖如圖8所示。其中，DataIn是輸入的曼徹斯特碼，速率是原始數(shù)據(jù)速率的2倍，即4MB/s；DataIn2是由輸入信號延遲一個時鐘周期產(chǎn)生的；CLK16x是外部提供的16MHz高倍時鐘信號；CLR是從曼徹斯特碼提取的跳變信息；CLKOUT是恢復(fù)出的時鐘信號；enable是同步頭檢測電路產(chǎn)生的使能信號；NRZ是判決器輸出的NRZ碼；q[015]是解碼出的數(shù)據(jù)，從圖8中可以看出其值為0xA756，正確解碼了輸入的曼徹斯特碼。

本文使用VHDL語言在Altera公司的EMP7128AETC10