第4章電子技術(shù)綜合設(shè)計

第4章

電子技術(shù)綜合設(shè)計

4.1直流可調(diào)穩(wěn)壓電源設(shè)計4.2四路彩燈在這一章里，我們對電子技術(shù)課程中的幾個典型的綜合實例進(jìn)行設(shè)計、分析和仿真，目的在于使讀者對模擬電子技術(shù)和數(shù)字電子技術(shù)中常用的仿真元件及儀器有個基本的掌握，幫助大家更好地理解和學(xué)習(xí)電子技術(shù)，同時對Proteus在電子線路設(shè)計中的強大功能能夠牢固掌握和靈活運用。

4.1直流可調(diào)穩(wěn)壓電源的設(shè)計

本節(jié)我們一起來設(shè)計一個模擬電子技術(shù)中常用的電路，通過例子對Proteus各種功能的綜合應(yīng)用更加得心應(yīng)手。直流穩(wěn)壓電源是大家頗為熟悉的電路了，這里我們設(shè)計一個可調(diào)直流穩(wěn)壓電源，具體要求如下：輸出電壓在1.25V~37V可調(diào)；最大輸出電流為1.5A；電壓調(diào)整精度達(dá)0.1%。1.題目分析直流穩(wěn)壓電源的作用是通過把50Hz的交流電變壓、整流、濾波和穩(wěn)壓從而使電路變成恒定的直流電壓，供給負(fù)載，如圖4-1所示。設(shè)計出的直流穩(wěn)壓電源應(yīng)不以電網(wǎng)電壓的波動和負(fù)載的變換而改變。圖4-1直流穩(wěn)壓電源的組成可調(diào)式穩(wěn)壓器件LM117/LM317是美國國家半導(dǎo)體公司的三端可調(diào)正穩(wěn)壓器集成電路。LM117/LM317的輸出電壓范圍是1.25V至37V，負(fù)載電流最大為1.5A。它的使用非常簡單，僅需兩個外接電阻來設(shè)置輸出電壓。LM117/LM317在1.25V至37V之間連續(xù)可調(diào)。調(diào)整端的電流可忽略不計，因而有

其中，UREF是集是穩(wěn)壓器件的輸出電壓，為1.25V。如圖4-2所示，改變R2的值，UO的值即可改變。當(dāng)R2短路時，UO最小，為UREF即1.25V；當(dāng)R2大于零時，UO都大于UREF，最大可達(dá)37V。

圖4-1三極管元件拾取對話框其中，UREF是集是穩(wěn)壓器件的輸出電壓，為1.25V。如圖4-2所示，改變R2的值，UO的值即可改變。當(dāng)R2短路時，UO最小，為UREF即1.25V；當(dāng)R2大于零時，UO都大于UREF，最大可達(dá)37V。(1)變壓電路直流電源通常從市電取電，把220V、50Hz的單相交流電先降壓，變成所需的交流電，然后再整流。根據(jù)橋式整流電路和電容濾波電路的輸出與輸入電壓的比例關(guān)系，從輸出電壓的最大值37V倒推，可以算出所使用的降壓變壓器的副邊電壓有效值應(yīng)為29V左右。從Proteus的元件庫中取變壓器“TRAN-2P2S”，在原邊接交流電源“ALTERNATOR”，原副邊分別接交流電壓表，且變壓器的原副邊同時接地，并與后面直流部分電路共地。

2.電路設(shè)計

打開交流電源的屬性對話框，把頻率改為50Hz，把幅值改為300V左右，運行仿真，觀察原邊交流電壓表的讀數(shù)，再次修改交流電源的幅值，直到原邊電壓表的讀數(shù)為220V為止。打于變壓器屬性對話框，按照本章前面介紹的變壓器的變比與電壓的關(guān)系，保持原邊電感值為1H不變，修改原副邊的電感值為0.033H左右，運行仿真，直到副邊交流電壓表的讀數(shù)為29V左右。變壓電路的仿真圖如圖4-4所示。圖4-4變壓電路的仿真圖

(2)整流及濾波電路整流采用常用的二極管橋式整流電路。在Proteus的元件庫中尋找“BRIDGE”，取出此通用二極管整流橋，放置在電路中，注意接法。根據(jù)經(jīng)驗，一般濾波電路常用的濾波電容有2200μF和1100μF兩種，但要注意它的耐壓值要大于電路中所承受的電壓，并注意電壓的極性的接法是上正下負(fù)，如圖4-5所示。圖4-5整流及濾波電路如果要詳細(xì)計算濾波所需的電容值，可采用以下公式：全波整流半波整流式中，VM為濾波之后的最大電壓，Vγ為濾波之后的波紋電壓，即最大電壓與最小電壓的差值，R為負(fù)載電阻，f為工頻50Hz。(3)集成穩(wěn)壓電路集成穩(wěn)壓電路的核心器件是LM317，在實際應(yīng)用中要注意加裝散熱片。為了保護(hù)集成器件在接反的狀態(tài)下不被燒毀，在輸入、輸出端之間以及輸出與調(diào)節(jié)端之間分別接反向保護(hù)二極管1N4003，如圖4-6所示。圖4-6集成穩(wěn)壓電路一般設(shè)R2為100~200Ω，典型值為120Ω，這里設(shè)為200Ω。在實際接線時，這個電阻應(yīng)盡可能地靠近LM317元件來接，因為本應(yīng)是LM317內(nèi)部電阻。由上面的公式算出滑動變阻器的最大值為4.92kΩ，取典型值4.1kΩ，這樣最大值達(dá)不到37V，理論上只有32V左右，仿真時顯示為33.5V，有些誤差，并且最小值也比1.25V小。電容C2和C3分別為去抖和濾波作用。C2并聯(lián)在滑動變阻器兩端，可防止滑動變阻器在調(diào)節(jié)過程中由于抖動而產(chǎn)生的諧波，一般經(jīng)驗值為10μF。C3為輸出側(cè)二次濾波，其目的是去掉輸出電壓波形中細(xì)小的波紋。C1與C3的關(guān)系一般為22倍?？烧{(diào)直流穩(wěn)壓電源的完整電路如圖4-7所示。圖4-7直流可調(diào)穩(wěn)壓電源完整電路4.2四路彩燈四路彩燈是數(shù)字電路設(shè)計中一個非常有趣的課題，結(jié)合Proteus會使整個設(shè)計和分析快捷而輕松。題目設(shè)計要求如下：共有四個彩燈，分別實現(xiàn)三個過程，構(gòu)成一個循環(huán)共12秒；第一個過程要求四個燈依次點亮，共4秒；第二個過程要求四個燈依次熄滅，共4秒，先亮者后滅；最后4秒要求四個燈同時亮一下滅一下，共閃4下。4.2.1核心器件74LS194簡介其實這個題目主要考察的是四位雙向通用移位寄存器74LS194的靈活應(yīng)用，四個燈可用四個發(fā)光二極管表示。74LS194的引腳圖如圖4-8所示。圖4-5變壓器屬性對話框圖4-974LS194的時序圖圖4-8中引腳MR為復(fù)位信號，正常工作時應(yīng)接高電平；CLK為時鐘信號，上升沿到來時有效。74LS194的時序圖如圖4-9所示。74LS194有四種工作方式，分別由S1S0組成的兩位二進(jìn)制數(shù)來控制，如表4-1所示。表4-174LS194的四種工作方式S1S0輸出Q0~Q3數(shù)據(jù)輸入00保持不變×01右移SR10左移SL11并行輸出D0~D3表4-274LS194的功能表輸入輸出功能時鐘復(fù)位控制串入并入Q0Q1Q2Q3CPCrS1S0DSLDSRD0D1D2D3X0XXXXXXXX0000清零↑111XXD0D1D2D3D0D1D2D3置數(shù)↑110DXXXXXQ1Q2Q3D左移↑101XDXXXXDQ0Q1Q2右移↑100XXXXXXQ0Q1Q2D3保持

4.2.2題目分析與設(shè)計此題應(yīng)把四路彩燈接在74LS194的Q0~Q3上，SR穩(wěn)定接一高電平，SL穩(wěn)定接地電位，而D0~D3接周期為1秒的方波信號。下面關(guān)鍵是時鐘和方式控制S1S0的信號如何實現(xiàn)才能滿足題目的要求。三個過程每個4秒，加起來正好12秒。如果選擇CLK為周期1s的方波信號，好像就可以了，但是前兩個過程可以，最后一個過程卻不能精確地實現(xiàn)。圖4-10是正確的CLK信號與1Hz方波信號的比較。前面我們已經(jīng)確定D0~D3接1Hz的方波信號，那么Q0~Q3在讀D0~D3的信號時是在CLK上升沿到來的一瞬間，看圖4-10的前半部分，如果二者一樣，CLK的每個上升沿到來時讀到的都是高電平，燈就會一直亮著，不會出現(xiàn)閃的效果。所以，當(dāng)74LS194的工作方式為11時，一定要改變CLK的信號頻率為D0~D3信號頻率的2倍，才可以在D0~D3的一個周期內(nèi)出現(xiàn)CLK的兩個上升沿，Q0~Q3分別讀到1和0各一次，如圖4-10的后半部分。圖4-10正確的CLK信號與1Hz方波信號的比較正確的時鐘信號在整個12秒時間應(yīng)該是前8秒為1Hz的頻率，后4秒變?yōu)?Hz的頻率，可以用555定時器產(chǎn)生2Hz的方波信號，再用D觸發(fā)器分頻產(chǎn)生1Hz的方波信號，如圖4-11所示。二者分別與控制信號相與再通過或門即可得到CLK信號。圖4-11用555產(chǎn)生的2Hz及1Hz方波信號下面再來分析S1S0的信號。四種工作方式中剔除第一種S1S0為00的情況，那么S1S0應(yīng)按01、10、11的順序循環(huán)，可設(shè)計一個同步計數(shù)器，時鐘周期為4秒，共三個狀態(tài)。S1及S0的波形應(yīng)如圖4-12所示。S1S0與非及相與的結(jié)果如圖中后兩個信號，正好用來分別鎖定1Hz及2Hz信號，分別與它們相與后再進(jìn)入或門，即產(chǎn)生了正確的時鐘信號，如圖4-12所示。圖4-12S1及S0的波形圖S1S0信號的產(chǎn)生使用D觸發(fā)器來設(shè)計一個同步三進(jìn)制計數(shù)器，時鐘周期為4秒。設(shè)計步驟如下：(1)列狀態(tài)真值表。設(shè)S1S0對應(yīng)的觸發(fā)器輸出分別為Q1Q0，則狀態(tài)真值表如表4-3所示。Q1nQ0nQ1n+1Q0n+100××011010111101表4-374狀態(tài)真值表(2)求狀態(tài)方程。根據(jù)列出的狀態(tài)真值表，分別求出Q1和Q0的狀態(tài)方程為(3)求驅(qū)動方程。由D觸發(fā)器的特性方程可直接寫出驅(qū)動方程為(4)電路實現(xiàn)。根據(jù)驅(qū)動方程，連接電路如圖4-13所示。因為我們設(shè)計出的是一個同步時序邏輯電路，注意圖中兩個D觸發(fā)器的時鐘連接在一起接周期為4秒的時鐘信號。這部分電路也可以直接用集成計數(shù)器來完成，見后面。圖4-13產(chǎn)生S1S0的三進(jìn)制同步計數(shù)

根據(jù)以上分析，連接電路如圖4-14所示，其中省去了555及二分頻電路，直接用數(shù)字脈沖源進(jìn)行仿真。另外，圖中所有D觸發(fā)器的異步輸入端在實際電路連接時最好接高電平。產(chǎn)生時鐘的電路用與非與非邏輯替代了與或邏輯，因為與非門的應(yīng)用最普遍。平時我們在設(shè)計電路時，通過卡諾圖化簡得到的與或式，要想全部用與非門實現(xiàn)，可在草紙上直接畫成與或邏輯，然后只需要在與門的輸出端與此線的另一頭即或門的輸入端各加一個小圓圈，兩個邏輯非抵消，不影響邏輯關(guān)系，直到把或門的輸入處理完畢為止。這樣或門前面的與門都變成了與非門，或門變成了非或門，而根據(jù)摩根定理，非或門恒等于與非門。圖4-14中的U4:B、U4:C和U4:D就是用與非與非邏輯實現(xiàn)的與或邏輯。4.2.3仿真

圖4-12單管共射放大器及負(fù)反饋實驗電路圖4.2.4擴展電路下面我們重點來分析一下八路彩燈的實現(xiàn)方法。要求和上例一樣，八個燈從左到右依次點亮，各一秒，共八秒；接下來八個燈從右到左依次熄滅，各一秒，共8秒；最后八個燈同時閃爍八次，也是八秒。共24秒。因為前例中我們已經(jīng)做了詳細(xì)的分析，這里的燈的動作流程沒有什么變化，只不過要把兩片74LS194連接成一個整體，接收統(tǒng)一的指令來工作。另外我們把它們的移位方式控制信號S1S0的產(chǎn)生電路變成易于實現(xiàn)的集成電路來完成。圖4-15是已設(shè)計完成的仿真電路圖。圖4-15八路彩燈的仿真圖計數(shù)器74190是一個中規(guī)模集成、十進(jìn)制可逆計數(shù)器，通過或門把它接成一個模三的計數(shù)器，即當(dāng)輸出為0100時，裝入數(shù)據(jù)0001，構(gòu)成循環(huán)0001→0010→0011→0001。74190的Q1Q0輸出作為兩片74LS194的移位方式控制信號S1S0，把兩片74LS194的S1和S0分別并起來后再接這兩個信號。圖中74190接成了加計數(shù)的形式。再來看一看兩片74LS194是如何連接的。首先把兩個芯片的時鐘并在起，接成同步時序電路。接著把兩個芯片的并行數(shù)據(jù)輸入端D3D2D1D0全部連接在一起外接一個周期為一秒的方波信號，實現(xiàn)八個燈一起閃爍。最后是左移和右移信號的處理。上面的芯片所驅(qū)動的燈先依次點亮，所以右移時的輸入信號應(yīng)從它的SR輸入，接高電平；把上面的芯片的輸出Q3接下面芯片的SR，這樣右移時的信號就可以從第一個芯片的Q0一直傳遞到第二個芯片的Q3了。左移時也一樣，輸入信號接下面芯片的SL，下面芯片的Q0接上面芯片的SL。在圖4-15中，左移和右移的輸入信號直接來自74LS194的輸出。

4.3八路搶答器搶答器的應(yīng)用非常普遍，可用在各類競賽中。本題目的設(shè)計要求如下：主持人按下?lián)尨稹伴_始”按鈕，同時喇叭發(fā)出“嘀”的一聲，八路搶答開始；八路搶答按鈕的編號分別為1~8，一次只能有一人搶答成功；當(dāng)某一路搶答成功時，發(fā)光二極管立即點亮，并在數(shù)碼管上顯示該路的號數(shù)，直到主持人按復(fù)位開關(guān)為止，其他人再搶答無效；主持人按“復(fù)位”按鈕后，必須下次重新?lián)尠础伴_始”按鈕才能繼續(xù)搶答。4.3.1核心器件74LS148簡介搶答器的輸入為八路搶答按鈕及主持人控制的搶答開始和清零兩個按鈕。輸出有一個發(fā)光二極管、一個數(shù)碼管和一個蜂鳴器。因為要把八路的開關(guān)量轉(zhuǎn)變成對應(yīng)的數(shù)字來顯示，而顯示譯碼器接收的是BCD碼，所以要用到8-3線編碼器。而74LS148是一個中規(guī)模且具有優(yōu)先編碼權(quán)限的集成器件，優(yōu)先權(quán)按輸入端編號從高到低。74LS148的引腳圖如圖4-16所示。EI是使能端，低電平有效。EO和GS都為輸出，且互反。當(dāng)EI有效，且正常編碼時，即八個輸入中有任一個輸入有效，則EO為高電平，GS為低電平；如果沒有一路輸入為低電平，則EO為低電平，GS為高電平。這兩個引腳通常用于芯片的擴展。輸入編號為7的優(yōu)先權(quán)最高。當(dāng)EI有效時，輸入與輸入的對應(yīng)關(guān)系如表4-4所示。輸入輸出(6、7、9)7有效0006有效

0015有效

0104有效

0113有效

1002有效

1011有效

1100有效

111表4-474LS148的輸入輸出對應(yīng)關(guān)系4.3.2題目分析與設(shè)計由八路電阻與按鈕串接在電源和地之間，中間點引出接到優(yōu)先編碼器74LS148的八個輸入端，S1~S7分別接到輸入1~7，而S8接到輸入0上，當(dāng)S8動作時顯示“8”。這樣使搶答者的編號1~7正好與編碼器的輸入和輸出對應(yīng)上。使用D觸發(fā)器用來鎖存信號，只使用異步輸入端，相當(dāng)于低電平輸入有效的RS鎖存器。其中三個D觸發(fā)器的異步置位S端接編碼器的三個輸出，經(jīng)過反相保持后接到顯示譯碼器的輸入端。異步清零端R都接到另一個D觸發(fā)器的端，由復(fù)位按鈕來控制。八路搶答器的原理如圖4-17所示，下面我們分塊來介紹設(shè)計原理。(1)上電初始狀態(tài)上電時，74LS148的各輸入0~7應(yīng)為高電平，EI=0，A2A1A0=111，GS=1，EO=0。(2)“復(fù)位”按鈕作用后當(dāng)“復(fù)位”按鈕按下后，產(chǎn)生一個短暫的低電平，應(yīng)使電路的狀態(tài)產(chǎn)生如下變化：74LS148的EI=1，即先封鎖各路搶答信號，其它狀態(tài)不變。(3)“開始”按鈕作用后當(dāng)“開始”按鈕按下后，產(chǎn)生一個短暫的低電平，應(yīng)使電路的狀態(tài)產(chǎn)生如下變化：74LS148的EI=0，即允許各路搶答，同時，嗽叭發(fā)出“嘀”的一聲響。下面討論“開始”按鈕作用如何使74LS148的EI為0。圖4-17中，當(dāng)“開始”按鈕按下時，產(chǎn)生一個下降沿，送給U5:B的異步復(fù)位端R，使其Q=0，這個低電平作為二入或門U6:B的一個輸入。U6:B的另一個輸入來自U8:A的輸出Q。U8:A在“復(fù)位”按鈕按操作后，不受“開始”按鈕的控制，只受74LS148的輸入1~7路控制，當(dāng)這些輸入中有低電平時，U8:A來一個時鐘上升沿，使其輸出Q=1，而74LS148的輸入0不起此作用。故“開始”按鈕按下后，當(dāng)74LS148無輸入時，U8:A輸出Q=0，U5:B輸出Q=0，故U6:B輸出為0。此信號作為二入或門U6:C的一個輸入。而U6:C的中一個輸入來自U5:A的。U5:A接成異步輸入控制方式，置位端來自74LS148輸入0，復(fù)位端和U2:A、U2:B、U3:A、U3:B一起接到U5:B的。而U5:B在“開始”按鈕作用后，=1，故U5:B保持初始狀態(tài)Q=0，=1。經(jīng)過以上分析，“開始”按鈕作用后，U6:C的兩個輸入，一個來自U6:B為0，一個來自U5:A為1，故U6:C的輸出為1。此信號經(jīng)過反相器U9后為0，和來自U6:B的輸出0一起進(jìn)入或門U6:D，使U6:D為0。這個信號送給74LS148的EI，使EI=0，允許搶答。(4)74LS148的1~7路搶答74LS148的1~7路輸入中任何一個按下后，A2A1A0出現(xiàn)對應(yīng)編碼值（反碼），GS來一個負(fù)脈沖。電路應(yīng)完成的功能是：數(shù)碼管顯示對應(yīng)數(shù)字，其它任何路搶答無效，直到按下“復(fù)位”按鈕后，再次按“開始”按鈕。

74LS148的三位編碼輸出由高到低分別接至U3:A、U2:B、U2:A的異步置位端。因為74LS148輸出為反碼，這種接法正好使這些D觸發(fā)器對應(yīng)置位，經(jīng)觸發(fā)器后輸入原碼，送給74LS47和數(shù)碼管譯碼并顯示。74LS47的輸入BCD碼中高位接地。當(dāng)一路優(yōu)先搶答成功后，為了防止其它路再次搶答成功，此時，要立即封鎖74LS148的輸入，即使EI=1?？紤]到當(dāng)有編碼輸出時（即1~7路有搶答時），GS產(chǎn)生一個負(fù)脈沖，把此信號接至U8:B的時鐘輸入端，當(dāng)GS從負(fù)變正時，產(chǎn)生一個上升沿，使U8:B的Q=1，從而使U6:B輸出為1，U6:D輸出為1，即EI=1，及時封鎖住了74LS148的各路輸入。EI為1后，A2A1A0恢復(fù)初始狀態(tài)111，但已經(jīng)搶答成功的當(dāng)前路的編碼已被U3:A、U2:B、U2:A鎖存并穩(wěn)定地顯示在數(shù)碼管上，直到“復(fù)位”按鈕按下。U3:B起滅零顯示的作用。當(dāng)復(fù)位后，數(shù)碼管顯示0。74LS47的滅零輸出端RBI（5端）來自U3:B的Q端，此端的低電平可使0不顯示。請大家自己分析，滅零電路的實驗見第三章的3.6.3節(jié)“顯示譯碼器和數(shù)碼管的應(yīng)用設(shè)計與仿真”。(5)74LS148的第8路搶答由于74LS148的0路輸入信號有效時和無效時輸出狀態(tài)不發(fā)生變化，故其電路設(shè)計與1~7路有明顯的區(qū)別。74LS148的1~7路正好對應(yīng)顯示1~7，故0路輸入時應(yīng)該顯示8，相當(dāng)于第8路搶答。要完成的設(shè)計分兩個方面：一是當(dāng)?shù)?路搶答成功時，顯示8；另一個是當(dāng)?shù)?路搶答成功后封鎖其它7路輸入，即使EI=1。第8路搶答成功后顯示“8”的實現(xiàn)74LS47有個測燈輸入端LT（3端），當(dāng)此信號輸入低電平時，顯示“8”。把U6:C輸出連接到74LS47的LT端，復(fù)位后由于U6:C的一路輸出為0（來自U6:B，即1~7路無搶答），另一路來自U5:A，使其在第8路搶答時為0，即把第8路搶答時低電平輸入接至U5:A的異步置位端，U5:A的接到U6:C的輸入即可。第8路搶答成功后對1~7路的封鎖U6:C輸出的低電平一方面直接給74LS47的LT，使其顯示“8”，另一方面經(jīng)反相器U9后變高送給或門U6:D，使其為高，接入EI，封鎖74LS148的輸入。(6)蜂鳴電路這部分要求，“開始”按鈕一按下，發(fā)出一聲短促的“嘀”聲?？紤]用555組成單穩(wěn)態(tài)電路，產(chǎn)生一個一定寬度的正脈沖，輸出驅(qū)動蜂鳴器發(fā)音。圖4-19輸入、輸出電阻測量原理圖關(guān)于聲音的輸出，Proteus提供了三個仿真元件，即SPEAKER、SOUDER和BUZZER，分別由模擬量信號、數(shù)字量信號和直流電源來驅(qū)動，使用時要注意適當(dāng)修改它們的電壓才能使其正確工作。555接成單穩(wěn)態(tài)電路，觸發(fā)端TR（2端）接開始按鈕，當(dāng)開始按鈕按下時產(chǎn)生一個短暫的低電平，觸發(fā)單穩(wěn)態(tài)電路，輸出3端產(chǎn)生一個固定寬度的高電平，此信號給蜂鳴器，使之產(chǎn)生一聲“嘀”的聲響。改變555電路中R2和C1的參數(shù)，可改變聲音的長短。

4.4數(shù)字鐘數(shù)字鐘電路是一款經(jīng)典的數(shù)字邏輯電路，它可以是一個簡單的秒鐘，也可以只計分和時，還可以計秒、分、時，分別為12小時制或24小時制，外加校時和整點報時電路。本題目的設(shè)計要求為：能計秒、分、時，且為24小時制；能進(jìn)行數(shù)字顯示；分和時能夠校對；實現(xiàn)整點報時功能，且四高一低。4.4.1核心器件74LS90簡介本題目的核心器件是計數(shù)器。計數(shù)器的選擇很多，常用的有同步十進(jìn)制計數(shù)器74HC160以及異步二、五、十進(jìn)制計數(shù)器74LS90。這里選用74LS90芯片。74LS90的引腳圖如圖4-18所示。圖4-1874LS90引腳圖74LS90內(nèi)部是由兩部分電路組成的。一部分是由時鐘CKA與一位觸發(fā)器Q0組成的二進(jìn)制計數(shù)器，可計一位二進(jìn)制數(shù)；另外一部分是由時鐘CKB與三個觸發(fā)器Q1、Q2、Q3組成的五進(jìn)制異步計數(shù)器，可計五個數(shù)000~100。如果把Q0和CKB連接起來，CKB從Q0取信號，外部時鐘信號接到CKA上，那么由時鐘CKA和Q0、Q1、Q2、Q3組成十進(jìn)制計數(shù)器。R0(1)和R0(2)是異步清零端，兩個同時為高電平有效；R9(1)和R9(2)是置9端，兩個同時為高電平時，Q3Q2Q1Q0=1001；正常計數(shù)時，必須保證R0(1)和R0(2)中至少一個接低電平，R9(1)和R9(2)中至少一個接低電平。74LS90的功能如表4-5所示。表4-574LS90的功能表R0(1)R1(2)R0(1)R1(2)Q3Q2Q1Q0110

×11×0000000000

×11×011100110010

××00

×0

××0×0×00

×

計數(shù)每個74LS90都應(yīng)首先接成十進(jìn)制計數(shù)器，如圖4-19所示。74LS90內(nèi)部原理如圖4-20所示，這是一個異步時序電路。圖中的S1、S2對應(yīng)于集成芯片的6、7管腳，R1、R2對應(yīng)于集成芯片的2、3管腳，CP0對應(yīng)于14管腳，CP1對應(yīng)于12管腳，Q3、Q2、Q1、Q0分別對應(yīng)于11、8、9、12管腳。圖4-1974LS90接成的十進(jìn)制計數(shù)器圖4-2074LS90的內(nèi)部原理

4.4.2分步設(shè)計與仿真1.計時電路計時電路共分三部分：計秒、計分和計時。其中計秒和計分都是60進(jìn)制，而計時為24進(jìn)制。難點在于三者之間進(jìn)位信號的實現(xiàn)。(1)計秒、計分電路個位向十位的進(jìn)位實現(xiàn)。用兩片74LS90異步計數(shù)器接成一個異步的60進(jìn)制計數(shù)器。所謂異步60進(jìn)制計數(shù)器，即兩片74LS90的時鐘不一致。個位時鐘為1Hz方波來計秒，十位計數(shù)器的時鐘信號需要從個位計數(shù)器來提供。進(jìn)位信號的要求是在十個秒脈沖中只產(chǎn)生一個下降沿，且與第十秒的下降沿對齊。只能從個位計數(shù)器的輸出端來提供，不可能從其輸入端來找。而計數(shù)器的輸出端只有Q0、Q1、Q2、Q3四個信號，要么是其中一個，要么是它們之間的邏輯運算結(jié)果。把個位的四個輸出波形畫出來，如圖4-21所示。

圖4-2174LS90接成的個位計數(shù)器時序圖由于74LS90是在時鐘的下降沿到來時計數(shù)，所以Q3正好符合要求，在十秒之內(nèi)只給出一個下降沿，且與第十秒的下降沿對齊。Q2雖然也只產(chǎn)生一個下降沿，但產(chǎn)生的時刻不對。這樣，個位和十位之間的進(jìn)位信號就找到了，把個位的Q3(11端)連接到十位的CKA(14端)上。六十進(jìn)制的實現(xiàn)。當(dāng)計秒到59時，希望回00。此時個位正好是計滿十個數(shù)，不用清零即可自動從9回0；十位應(yīng)接成六進(jìn)制，即從0~5循環(huán)計數(shù)。用異步清零法，當(dāng)6出現(xiàn)的瞬間，即Q3Q2Q1Q0=0110時，同時給R0(1)和R0(1)高電平，使這個狀態(tài)變成0000，由于6出現(xiàn)的時間很短，被0取代。接線如圖4-22所示。圖4-2274LS90接成的60進(jìn)制計數(shù)器

當(dāng)十位計數(shù)到6時，輸出0110，其中正好有兩個高電平，把這兩個高電平Q2和Q1分別接到74LS90的R0(1)和R0(1)端，即可實現(xiàn)清零。一旦清零，Q2和Q1都為0，恢復(fù)正常計數(shù)，直到下次再同時為1。計分電路和計秒電路是完全一致的，只是周期為1S的時鐘信號改成了周期為60秒即1分的時鐘信號。秒向分的進(jìn)位信號的實現(xiàn)計秒電路的關(guān)鍵問題是找到秒向分的進(jìn)位信號。當(dāng)秒電路計到59秒時，產(chǎn)生一個高電平，在計到60時變?yōu)榈碗娖?，來一個下降沿送給計分電路做時鐘。計分電路在計到59時的十位和個位的狀態(tài)分別為0101和1001，把這四個1與起來即可，即十位的Q2和Q0，個位的Q3和Q0，與的結(jié)果作為進(jìn)位信號。使用74LS20串反相器構(gòu)成與門，如圖4-23所示。圖4-23計分電路的時鐘信號(2)計時電路用兩片74LS90實現(xiàn)二十四進(jìn)制計數(shù)器，首先把兩片74LS90都接成十進(jìn)制，并且兩片之間連接成具有十的進(jìn)位關(guān)系，即接成一百進(jìn)制計數(shù)器，然后在計到24時，十位和個位同時清零。計到24時，十位的Q1=1，個位的Q2=1，應(yīng)分別把這兩個信號連接到雙方芯片的R0(1)和R0(2)端。如個位的Q2接到兩個74LS90的R0(1)清零端，十位的Q1接到兩個74LS90的R0(2)清零端。計時電路的個位時鐘信號來自秒、分電路產(chǎn)生59分59秒兩個信號相與的結(jié)果，如圖4-24所示。圖4-2424進(jìn)制計時電路計分和計時電路可以先單獨用秒脈沖調(diào)試，以節(jié)省時間。聯(lián)調(diào)時，可把秒脈沖的頻率加大。圖4-25是一個連接好的簡單的無校時和報時的數(shù)字鐘電路。圖4-25具有秒、分、時的數(shù)字鐘電路

2.校時電路接下來把校時電路加上。校時電路主要完成校分和校時。選擇校分時，撥動一次開關(guān)，分自動加一；選擇校時時，撥動一次開關(guān)，小時自動加一。校時校分應(yīng)準(zhǔn)確無誤，能實現(xiàn)理想的時間校對。校時校分時應(yīng)切斷秒、分、時計數(shù)電路之間的進(jìn)位連線。如圖4-27，虛框內(nèi)是校時電路，由去抖動電路和選擇電路組成。

2.校時電路接下來把校時電路加上。校時電路主要完成校分和校時。選擇校分時，撥動一次開關(guān)，分自動加一；選擇校時時，撥動一次開關(guān)，小時自動加一。校時校分應(yīng)準(zhǔn)確無誤，能實現(xiàn)理想的時間校對。校時校分時應(yīng)切斷秒、分、時計數(shù)電路之間的進(jìn)位連線。如圖4-27，虛框內(nèi)是校時電路，由去抖動電路和選擇電路組成。圖4-27校時電路其中，計到59分的信號已有，如圖4-27中所示。只需把它和計秒電路的十位中的Q2Q0相與作為開始報時的一個條件即可。見圖4-28，U17:A和U6:F組成的與門輸出即為報時開始信號。(2)報時鎖存信號用秒個位的計數(shù)器輸出進(jìn)行四高一低的報時鎖存信號?，F(xiàn)在來分析一下50~59秒之間秒個位的狀態(tài)。圖4-28整點報時電路秒個位：

Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 001 0 0 1結(jié)合題目要求，通過這些狀態(tài)的觀察發(fā)現(xiàn)，秒個位的和Q0邏輯與后，正好在秒個位計到1、3、5、7時產(chǎn)生高電平，0、2、4、6時產(chǎn)生低電平，可作低四聲報時的鎖存信號；秒個位的Q3和Q0邏輯與后，正好在秒個位為9時產(chǎn)生高電平，可作高音的報時鎖存信號，這樣就產(chǎn)生了兩個報時鎖存信號。(3)報時把上述分析得到的報時開始信號分別和兩個報時鎖存信號相與，產(chǎn)生兩路報時鎖存信號，如圖4-28，上面一路為高音報時鎖存，下面一路為低音報時鎖存。圖中左面三個與非門實現(xiàn)的是與或邏輯，前面已經(jīng)有介紹。圖4-31差動放大器的單端輸出差模電壓放大倍數(shù)測量電路上下兩路報時鎖存信號分別與1kHz和500Hz的音頻信號(20Hz~20kHz)相與或來驅(qū)動數(shù)字喇叭，實現(xiàn)整點報時功能。這里喇叭使用元件SOUNDER，它接收數(shù)字信號。試時，把59分50秒這個報時開始信號直接用高電平取代，這樣比較省時。另外實際連接電路時，可用555定時器產(chǎn)生一個1kHz的方波，再經(jīng)D觸發(fā)器二分頻得到500Hz的方波信號。計時電路的1Hz方波也可由555定時器產(chǎn)生，但由于標(biāo)準(zhǔn)電阻和電容值的選擇會帶來一些積累誤差，也可選用其他更精確的振蕩電路來實現(xiàn)。圖4-29是完整的數(shù)字鐘電路圖。圖4-29完整的數(shù)字鐘電路圖4.5音樂教室控制臺音樂教室控制臺并不是數(shù)字邏輯電路中很經(jīng)典的題目，但它主要用了可逆計數(shù)器和數(shù)據(jù)分配器，加強了數(shù)字組合邏輯電路中非常重要的兩個環(huán)節(jié)的應(yīng)用。題目設(shè)計要求如下：音樂教室分多個室，教師和學(xué)生不在同一個室，要求教師對學(xué)生通過語音進(jìn)行課堂指導(dǎo)，可任意指定要指導(dǎo)的學(xué)生，也可按順序指導(dǎo)，共有學(xué)生40名。教師所在的屋設(shè)有數(shù)碼顯示以顯示每個學(xué)生的代號(00~39)，并設(shè)有拔碼開關(guān)，可設(shè)置要單個指導(dǎo)的學(xué)生代號或輪流指導(dǎo)的初始學(xué)生代號。單個指導(dǎo)時，指導(dǎo)時間由教師決定，輪流指導(dǎo)時時間可調(diào)。輪流指導(dǎo)時，有正序和反序兩種方式。正序從N到39，再返回N；反序從N到N–1，直到00，再返回N。

4.5.1核心器件74LS190簡介本題目所用到的核心器件是十進(jìn)制可逆計數(shù)器74LS190(也可用4510)。74LS190的引腳圖如圖4-30所示。圖4-3074LS190的引腳圖

CLK時鐘上升沿到來時計數(shù)。計數(shù)方式有兩種，加計數(shù)和減計數(shù)。當(dāng)=0時，加計數(shù)；當(dāng)=1時，減計數(shù)。E為使能端，低電平有效。PL為異步預(yù)置數(shù)端，低電平時，把D3、D2、D1、D0輸入端預(yù)設(shè)的數(shù)對應(yīng)輸出到Q3、Q2、Q1、Q0中。TC和RCO都為終端計數(shù)輸出，前者輸出正脈沖，后者輸出負(fù)脈沖，分別為加計數(shù)計到9~0和減計數(shù)計到0~9時輸出脈沖。4.5.2題目分析與設(shè)計本題目采用兩片74LS90可逆計數(shù)器來計00~39個數(shù)，采用四片74HC154(4-16)譯碼器作數(shù)據(jù)分配器，接40個發(fā)光二極管來模擬學(xué)生端收到的信號。本題只進(jìn)行單向信息傳送，如果要實現(xiàn)雙向信息傳送，即教師也可聽到學(xué)生彈琴或視唱，則需另加其他電路，這里暫不考慮。

1.計數(shù)電路計數(shù)電路是本題目設(shè)計的難點和重點，主要包括兩位十進(jìn)制加減計數(shù)器的級連、預(yù)置數(shù)電路中撥碼開關(guān)的模擬、手動置數(shù)和自動加、減計數(shù)電路的實現(xiàn)及顯示電路的設(shè)計。(1)計數(shù)器的級連先不考慮預(yù)置這部分，把兩個74LS190連接成同步的100進(jìn)制計數(shù)器，即把兩個芯片的時鐘接在一起，個位的計數(shù)終端輸出RCO接到十位的使能端E上，因為一個是0~9或9~0時輸出負(fù)脈沖，一個是輸入低電平有效，如圖4-31所示。圖4-31計數(shù)器的連接(2)計數(shù)方式的連接兩片74LS190應(yīng)具有同樣的計數(shù)方式。所以應(yīng)把二者的連接在一起，接到一個兩位開關(guān)上，當(dāng)開關(guān)接高電平時，減計數(shù)；當(dāng)開關(guān)接地時，加計數(shù)。(3)預(yù)置數(shù)端預(yù)置數(shù)端PL低電平有效。此題有手動和自動兩種方式，手動置數(shù)時，教師在置數(shù)電路中先置一個數(shù)，比如20號學(xué)生，再把手動/自動預(yù)置數(shù)開關(guān)撥到低電平，直接使PL=0，把20裝入到計數(shù)器中，計數(shù)器不進(jìn)行計數(shù)，一直保持目前狀態(tài)，直到PL=1為止。在這段時間內(nèi)認(rèn)為教師指導(dǎo)20號學(xué)生，表示該生接收信息的對應(yīng)發(fā)光二極管會一直亮。當(dāng)自動置數(shù)時，又分加計數(shù)和減計數(shù)兩種情況。加計數(shù)時，從N計到40時，給出一個低電平信號使PL有效，裝入提前設(shè)置好的數(shù)N；減計數(shù)時，減到00后，再減一個數(shù)變成99，此時要產(chǎn)生一個低電平信號使PL有效，裝入提前設(shè)置好的數(shù)N，再接著進(jìn)行減計數(shù)。通過以上的分析，連接成如圖4-31所示的電路。雙聯(lián)開關(guān)同時用于選擇加/減計方式和加減計數(shù)時產(chǎn)生的不同的PL信號，反送給PL。由于加計數(shù)時計到40返回N，所以只需把十位的Q2反相后給PL即可；減計數(shù)時減到00后是99，要99通過預(yù)置數(shù)變成N。十位為9，而加計數(shù)時十位最大為4不會計到9，所以可以用9來生成一個減計數(shù)時的預(yù)置數(shù)信號，而個位的9在加計數(shù)過程中并不會出現(xiàn)，所以不用。又因十位減計數(shù)時先9后8，所以為了省一根線，我們直接把十位的Q3經(jīng)反相器接到PL上，并不表示8，因為9時Q3也為1。2.撥碼電路撥碼電路實際是由排電阻和排開關(guān)串聯(lián)組成的，前面搶答器電路中我們已經(jīng)用到了類似的電路。Proteus中的8路排電阻位于RESISTOR類中的ResistorPacks子類中，8路排開關(guān)位于Switches&Relays類中的Switches子類中。把排電阻和排開關(guān)一一串接后，開關(guān)一端接地，電阻公共端接5V電源，而中間的引出端分別接74LS190的預(yù)置數(shù)輸入端D0~D3，如圖4-32所示。實際應(yīng)用中的排阻取值為10kΩ。圖4-32撥碼電路

3.數(shù)據(jù)分配電路這一部分電路完成學(xué)生端對教師信號的接收，并對應(yīng)一一顯示。74HC154是4-16線譯碼器，但是它通過和使能端的配合能完成數(shù)據(jù)分配器的功能。在教師的指導(dǎo)過程中，當(dāng)學(xué)生的編號顯示出來的同時，對應(yīng)的40個發(fā)光二極管中的某一個要點亮，表示該學(xué)生正在接收教師的指導(dǎo)。把發(fā)光二極管接