數(shù)字電路與邏輯設(shè)計(jì)復(fù)習(xí)

第一章緒論1．?dāng)?shù)制的轉(zhuǎn)換

(1)任意進(jìn)制→十進(jìn)制(按位權(quán)展開相加)(2)十進(jìn)制→任意進(jìn)制(除R取余,乘R取整)(3)二進(jìn)制--八進(jìn)制--十六進(jìn)制(中介法)(4)精度要求(1/Ri＜精度要求值)2．常用的BCD碼有權(quán)碼(8421碼、2421碼、5121碼、631-1碼)

無權(quán)碼(余3碼，移存碼、余3循環(huán)碼)。第一章緒論1等于(14.5)10的8421BCD碼是:A(1110.0101)8421BCDB(00010100.1)8421BCDB(1110.1)8421BCDD(00010100.0101)8421BCD2與(1024)10等值的數(shù)是:A(1000000000)2B(400)16

C(1111111111)2D(3FF)16

3十進(jìn)制數(shù)25用8421BCD碼表示為:A0010101→B00101010C00100101D100101

4以下代碼中為有權(quán)碼的是:A5421碼B移存碼

C格雷碼D余三碼答案:1D,2B,3C,4A5(7)10→(0111)8421+(0011)2=(1010)余3BCD,同理:(8)10→(1011)余3BCD,(5)10→(1000)余3BCD(78.5)10=(10101011.1000)余3BCD5等于(78.5)10的余3BCD碼是____________________第二章邏輯函數(shù)及其簡(jiǎn)化1．基本邏輯關(guān)系(3)、邏輯運(yùn)算(3)、復(fù)合邏輯運(yùn)算(5)、邏輯門符號(hào)；2．基本定理、基本規(guī)則、基本公式；3．邏輯函數(shù)及其表示方法（表達(dá)式、真值表、卡諾圖、邏輯圖、波形圖）；4．邏輯函數(shù)及其簡(jiǎn)化

(1)公式法化簡(jiǎn)；

(2)卡諾圖化簡(jiǎn)法（最小項(xiàng)、最大項(xiàng)的概念，任意項(xiàng)的利用）；

(3)利用卡諾圖進(jìn)行邏輯函數(shù)的運(yùn)算。第二章邏輯函數(shù)及其簡(jiǎn)化1若A、B、C、D、E為某邏輯函數(shù)輸入變量，函數(shù)的最大項(xiàng)表達(dá)式所包含的最大項(xiàng)的個(gè)數(shù)不可能是：

A32B15C31D6322以下表達(dá)式中符合邏輯運(yùn)算規(guī)則的是：

A.C●C=C2B.1+1=10C.0﹤1D.A+1=13符合邏輯運(yùn)算規(guī)則的是:A.1×1=1B.1+1=10C.1+1=1D.1+1=24邏輯函數(shù)F=AB+CD+BC的反函數(shù)F是:_____;對(duì)偶函數(shù)F﹡是:____;5邏輯代數(shù)的三個(gè)重要規(guī)則是:_________,__________,_________

當(dāng)邏輯函數(shù)有n個(gè)變量時(shí),共有____種變量取值組合。6異或與同或在邏輯上正好相反，互為反函數(shù)，對(duì)嗎？7邏輯變量的取值，1比0大，對(duì)嗎？答案：1.D2.D3.C4.___5.________6.√7.×8.√8F=A⊕B⊕C=A⊙B⊙C,對(duì)嗎?由給定的邏輯函數(shù)求不同的標(biāo)準(zhǔn)表達(dá)式的方法:F=AB+AC(1)求F的標(biāo)準(zhǔn)與非-與非表達(dá)式(對(duì)F兩次取反即可得到)F=AB+AC(2)求F的標(biāo)準(zhǔn)或非-或非表達(dá)式由F表達(dá)式→卡諾圖→得到F的或與表達(dá)式→對(duì)F的或與表達(dá)式兩次求反即可得到→F的標(biāo)準(zhǔn)或非-或非表達(dá)式

F=A+C+A+B(3)求F的與或非表達(dá)式(由F的標(biāo)準(zhǔn)或非-或非表達(dá)式得到)(4)給定F的或與表達(dá)式求F的標(biāo)準(zhǔn)與非-與非表達(dá)式:由F的或與表達(dá)式→卡諾圖→得到F的與或表達(dá)式→兩次求反→F的標(biāo)準(zhǔn)或非-或非表達(dá)式第二章邏輯函數(shù)及其簡(jiǎn)化第二章邏輯函數(shù)及其簡(jiǎn)化公式法化簡(jiǎn)F=(A⊕B)(B⊕C)●A+B+A+C解:F=[(A⊕B)(B⊕C)+A+B]●(A+C)=[(AB+AB)(BC+BC)+A+B)●(A+C)=(ABC+ABC+A+B)●(A+C)=(A+B)(A+C)=AB+AC①第二章邏輯函數(shù)及其簡(jiǎn)化②F=A+BC+BD1、畫出邏輯函數(shù)的卡諾圖BDBCA用卡諾圖化簡(jiǎn)邏輯函數(shù)化簡(jiǎn)時(shí)可根據(jù)需要視為“1”或“0”，使函數(shù)化到最簡(jiǎn)。2、化簡(jiǎn)邏輯函數(shù)第二章邏輯函數(shù)及其簡(jiǎn)化③用卡諾圖化簡(jiǎn)函數(shù),寫出最簡(jiǎn)或與式:Y(A,B,C,D)=∏M(1,3,4,9,11,12,14)●∏d(5,7,10,13,15)解:(1)填圖(即填0或×)(2)圈圖(每個(gè)圈包含2i個(gè)格,i=0,1,2,3)(3)寫出最簡(jiǎn)或與式(0與原變量對(duì)應(yīng),1與反變量對(duì)應(yīng)-----對(duì)寫或與式而言)Y(A,B,C,D)=D(A+C)(B+C)④⑤用卡諾圖化簡(jiǎn)邏輯函數(shù)F=ABC+ABC+ABCD,約束條件為:A⊕B=0A⊕B=AB+AB=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD=0,為任意項(xiàng)1×0×1×0×0×1×1×1×ABCD0001111000011110F=AC+CD+AC②與運(yùn)算

利用卡諾圖進(jìn)行邏輯函數(shù)運(yùn)算①

或運(yùn)算③異或運(yùn)算④多變量運(yùn)算第二章邏輯函數(shù)及其簡(jiǎn)化⑥1．認(rèn)識(shí)各種邏輯門的符號(hào)；2．邏輯門的功能、應(yīng)用、特點(diǎn)；3．開關(guān)器件的開關(guān)特性（電路原理圖不做要求）。第三章：集成邏輯門

TTL門電路的主要參數(shù)電壓傳輸特性參數(shù):(1)輸出邏輯高電平:VOH=2.7～3.6V(特性曲線截止區(qū)的輸出電壓);(2)輸出邏輯低電平:VOL=0.3～0.4V(特性曲線飽和區(qū)的輸出電壓);(3)開門電平:VON≤1.8V(允許輸入高電平的最小值);(4)關(guān)門電平:VOFF≥0.8V(允許輸入低電平的最大值);(5)閾值電壓:VTH=1.4V(輸出電平發(fā)生急劇變化的中點(diǎn)對(duì)應(yīng)的輸入電壓)(6)低電平噪聲容限:VNL=VOFF-VIL=0.8V-0.3V=0.5V;(7)高電平噪聲容限:VNH=VIH-VON=3.6V-1.8V=1.8V.輸入特性曲線上的參數(shù):關(guān)門電阻:ROFF=0.91K(當(dāng)Ri≤Roff,相當(dāng)于加了低電平輸入,與非門處于關(guān)門狀態(tài));(2)開門電阻:Ron=3.2k(當(dāng)Ri≥Ron,相當(dāng)于加了高電平輸入,與非門處于開門狀態(tài)).輸出特性曲線上的參數(shù):拉電流:關(guān)態(tài)時(shí)的最大輸出電流灌電流:開態(tài)時(shí)的最大輸出電流其它參數(shù):、扇入系數(shù)、扇出系數(shù)、輸入漏電流IIH、動(dòng)態(tài)尖峰電流、平均延遲時(shí)間tpd等。輸出端可以并聯(lián)使用的電路：TTL電路的OC門（集電極開路門），TTL電路的三態(tài)輸出門、漏極開路的CMOS門、CMOS電路的三態(tài)輸出門第三章：集成邏輯門第三章：集成邏輯門1工作時(shí)需要外接電源和負(fù)載電阻的電路是：

A.TTL或非門B.TTL與非門C.TTL三態(tài)門D.TTLOC門2三態(tài)門輸出高阻狀態(tài)時(shí),____是正確的說法.A.用電壓表測(cè)量指針不動(dòng)B.相當(dāng)于懸空

C.電壓不高不低D.測(cè)量電阻指針不動(dòng)3以下電路常用來實(shí)現(xiàn)”線與”功能的是:____A.TTL與非門B.三態(tài)輸出門C.集電極開路門D.CMOS傳輸門4OC門的主要應(yīng)用_____,三態(tài)門的主要應(yīng)用_______,傳輸門的主要應(yīng)用_______.三態(tài)門的三個(gè)狀態(tài)是___,____,_____.5TTL與非門的閾值電壓是____;TTL與非門輸入接電阻Ri＞___時(shí),TTL與非門工作在開態(tài),通常把該阻值稱為_______.答案:1.D2.B3.C4實(shí)現(xiàn)”線與”,實(shí)現(xiàn)總線結(jié)構(gòu),當(dāng)開關(guān)用,高電平,

低電平,高阻;5.1.4V;3.2V,開門電阻1、數(shù)字電路中晶體管大多工作于()。(a)放大狀態(tài) (b)開關(guān)狀態(tài) (c)擊穿狀態(tài)2、邏輯電路如圖所示，則輸出F為()(a)A+B(b)AB(c)AB3、TTL與非門的扇出系數(shù)是()。(a)輸出端允許驅(qū)動(dòng)各類型門電路的最大數(shù)目(b)輸出端允許驅(qū)動(dòng)同類型門電路的最小數(shù)目(c)輸出端允許驅(qū)動(dòng)同類型門電路的最大數(shù)目答:1.(b)2.(a)3.(c)1．組合邏輯電路的特點(diǎn)；2．組合邏輯電路的分析方法（1）小規(guī)模組合邏輯電路的分析步驟(3)；（2）中規(guī)模組合邏輯電路的分析(全加器、譯碼器、數(shù)據(jù)選擇器等)。3．組合邏輯電路的設(shè)計(jì)方法（1）小規(guī)模組合邏輯電路的設(shè)計(jì)(5)；（2）中規(guī)模組合邏輯電路的設(shè)計(jì)（全加器、譯碼器、數(shù)據(jù)選擇器，降維卡諾圖）；4．組合邏輯電路中的冒險(xiǎn)現(xiàn)象（了解）靜態(tài)1冒險(xiǎn),靜態(tài)0冒險(xiǎn),冒險(xiǎn)代數(shù)判別法,避免邏輯冒險(xiǎn)的方法第四章：組合邏輯電路1.十六選一數(shù)據(jù)選擇器中,地址端的個(gè)數(shù)是___,數(shù)據(jù)端的個(gè)數(shù)是__;2.8線-3線優(yōu)先編碼器中,所有輸入端都有效時(shí),響應(yīng)的輸入是____;3.編碼與譯碼是互逆的過程,對(duì)嗎?4.優(yōu)先編碼器的編碼信號(hào)是相互排斥的,不允許多個(gè)編碼信號(hào)同時(shí)有效,對(duì)嗎?5.邏輯函數(shù)，當(dāng)變量的取值為（）時(shí)，將出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。A.B=C=1B.B=C=0C.A=1，C=0D.A=B=06.八路數(shù)據(jù)選擇器應(yīng)有()個(gè)選擇控制端.A2B3C6Ｄ８7.下列邏輯電路中為時(shí)序邏輯電路的是（）A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器答:1.4,16;2.IN7;3.對(duì);4.不對(duì);5.A;6.B;7.C;&&&&11111Y0Y1Y2Y3STA0A18.右圖所示電路為一個(gè)典型的集成組合電路邏輯器件結(jié)構(gòu),請(qǐng)分析其邏輯功能,并指出它的通用名稱.2線－4線譯碼器9.試用一塊數(shù)據(jù)選擇器74LS151和必要的電路實(shí)現(xiàn)一組合邏輯函數(shù)并畫出電路圖.要求作出降維卡諾圖,以A為記圖變量,并直接在下圖中連線.F(A,B,C,D)=ABCD+ABD+ABD+CD+BC01234567MUXCT74151A2A1A0G07YENBACDSTY10解:(1)將所給的式子變換成標(biāo)準(zhǔn)的與非-與非表達(dá)式

F1=AB(C+C)+BC(A+A)+AC(B+B)=ABC+ABC+ABC+ABC=m7+m6+m5+m3=m7●m6●m5●m3F2=m0+m1+m3+m4+m6=m0●m1●m3●m4●m6(2)畫邏輯圖

A2→A,A1→B,A0→C;STA→1,STB→0,STC→0Yi→mi;F1,F2分別用一個(gè)與非門實(shí)現(xiàn)(與非門的輸入為譯碼器的輸出)10.用3線-8線譯碼器實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì):F1=AB+BC+AC,F2=∑m(0,1,3,4,6)11.數(shù)據(jù)選擇器的分析:分析下圖的功能,寫出F的表達(dá)式,列出F的真值表.解:(1)寫出Y的表達(dá)式:Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7(2)將D→A2,B→A1,A→A0;C→D7,D4,D2,D1;C→D6,D5,D3,D0代如上式即可得到表達(dá)式F=……………D0D1D2D3D4D5D6D7MUXCT74151A2A1A0G07YENDCBASTF(3)列真值表DBACF0..0..0..0......(4)總結(jié)邏輯功能:

判偶電路第五章集成觸發(fā)器1．集成觸發(fā)器的分類（邏輯功能、電路結(jié)構(gòu)）；2．集成觸發(fā)器功能的描述方法（狀態(tài)方程、狀態(tài)轉(zhuǎn)移真值表、狀態(tài)轉(zhuǎn)移圖、激勵(lì)表、工作波形、邏輯符號(hào)）；3．主從觸發(fā)器；4．邊緣觸發(fā)器。1.在CP=1其間激勵(lì)信號(hào)發(fā)生多次變化時(shí),主從JK觸發(fā)器會(huì)出現(xiàn)____;2.用一個(gè)D觸發(fā)器和一個(gè)74LS290最多可以構(gòu)成___進(jìn)制計(jì)數(shù)器;3.若用一片維持-阻塞D觸發(fā)器構(gòu)成一個(gè)二進(jìn)制計(jì)數(shù)器,激勵(lì)函數(shù)應(yīng)為

__________;4.D觸發(fā)器的狀態(tài)特性方程為Qn+1=D,與Qn無關(guān),所以它沒有記憶JK

功能,對(duì)嗎?5.對(duì)邊沿JK觸發(fā)器,在CP為高電平其間,當(dāng)J=K=1時(shí),狀態(tài)會(huì)翻轉(zhuǎn)一次,對(duì)嗎?6.要使J—K觸發(fā)器在時(shí)鐘脈沖作用下的次態(tài)與現(xiàn)態(tài)相反,J—K的取值應(yīng)為()A.00B.11C.01D.01或10答:1.一次翻轉(zhuǎn);2.20;3.D=Qn;4.不對(duì);5.不對(duì);6.B;觸發(fā)器類型轉(zhuǎn)換C11DQQ≥1KJ&&CPQn+1＝[D]·CP↑

＝[(J+Qn)KQn]·CP↑

＝[JQn+KQn]·CP↑C11DQQT＝1CPQn+1＝[D]·CP↑

＝[TQn+TQn]·CP↑觸發(fā)器類型轉(zhuǎn)換C11J1KQQD1CPQn+1＝[JQn+KQn]·CP↓

＝[DQn+DQn]·CP↓

＝[D]·CP↓C11J1KQQTCPQn+1＝[JQn+KQn]·CP↓

＝[TQn+TQn]·CP↓由一邊沿D觸發(fā)器,邊沿JK觸發(fā)器組成的電路及CP,A的波形如圖所示,試畫出兩觸發(fā)器輸出端Q1和Q2的波形.設(shè)觸發(fā)器初態(tài)均為0.ACPDQJKQQQQ1Q2CPQ1Q2A答:(1)求表達(dá)式Q1=D1=Q1n[CP↑]Q2=A⊕Q2n[Q1↑](2)各級(jí)觸發(fā)器的觸發(fā)方式和觸發(fā)時(shí)刻(3)波形變化依據(jù)(4)直接置0和直接置1R,S有嗎?AJCPDQQQQQ1Q2KCICI例:畫出右圖的Q1,Q2的波形圖(Q1,Q2的初態(tài)均為0)CPAQ1Q2解:(1)確定觸發(fā)時(shí)刻(本例為下降沿觸發(fā))(2)Q1的波形由方程Q1n+1=A決定(只在CP的下降沿發(fā)生反轉(zhuǎn))(3)Q2的波形由方程Q2n+1=JQ2n+KQ2n=Q2n決定(只在Q1的下降沿反轉(zhuǎn))第六章時(shí)序邏輯電路1．時(shí)序邏輯電路的特點(diǎn)；2．時(shí)序邏輯電路的分類；3．時(shí)序邏輯電路的分析方法（1）小規(guī)模時(shí)序邏輯電路的分析（同步時(shí)序,）(5)；（2）中規(guī)模時(shí)序邏輯電路的分析（161/163、160/162、

290/90、195/194）；4．時(shí)序邏輯電路的設(shè)計(jì)（2）小規(guī)模時(shí)序邏輯電路的設(shè)計(jì)方法(同步,用隱含表簡(jiǎn)化狀態(tài))；（3）中規(guī)模時(shí)序邏輯電路的設(shè)計(jì)方法（161/163、160/162、

290/90、195/194，采用195設(shè)計(jì)環(huán)形計(jì)數(shù)器和扭形計(jì)數(shù)器）。160的分析與設(shè)計(jì):Q=Q3Q0/161的分析與設(shè)計(jì):Q=Q3Q2Q1Q0分析(1)置0接法的電路:0000→●●●●●●→目標(biāo)狀態(tài),計(jì)數(shù)器模值等于實(shí)際狀態(tài)數(shù)減一.(2)置數(shù)接法的電路:D3D2D1D0→●●●→目標(biāo)狀態(tài),計(jì)數(shù)器的模值等于實(shí)際的狀態(tài)數(shù).(3)級(jí)聯(lián)電路:同步級(jí)聯(lián)和異步級(jí)聯(lián).設(shè)計(jì)(1)置0法(固定模值,可變模值)①求循環(huán)結(jié)束條件:(M)10=(Q3Q2Q1Q0)2②畫電路圖③驗(yàn)證(2)置數(shù)法(固定模值,可變模值)①求初始條件:(M)10=(D3D2D1D0)2②畫電路圖③驗(yàn)證(3)設(shè)計(jì)級(jí)聯(lián)電路①同步級(jí)聯(lián)②異步級(jí)聯(lián)290的分析與設(shè)計(jì)分析(1)置0法:0000→●●●→目標(biāo)狀態(tài),計(jì)數(shù)器的模值等于實(shí)際狀態(tài)數(shù)減1.(2)置9法:1001→●●●→目標(biāo)狀態(tài),計(jì)數(shù)器的模值等于實(shí)際狀態(tài)數(shù)減1.(3)級(jí)聯(lián)電路:同步級(jí)聯(lián),異步級(jí)聯(lián)設(shè)計(jì)(1)置0法:①求結(jié)束條件:(M)10=(Q3Q2Q1Q0)2②畫出電路圖③驗(yàn)證(2)置9法:①求結(jié)束條件:(M-1)10=(Q3Q2Q1Q0)2②畫出電路圖③驗(yàn)證(3)級(jí)聯(lián)電路:同步級(jí)聯(lián),異步級(jí)聯(lián)195的分析和設(shè)計(jì)分析(1)寫出Q0n的表達(dá)式(2)列出初始狀態(tài)D0D1D2D3→Q0Q1Q2Q3(3)右移Q0Q1Q2,計(jì)算Q0的值(4)重復(fù)(3)的動(dòng)作直到滿足SH/LD=0(5)實(shí)際的狀態(tài)數(shù)就是計(jì)數(shù)器的模值設(shè)計(jì)(1)畫出固定結(jié)構(gòu)的195電路圖P230圖6-3-28(2)根據(jù)模值確定195的初始值D0D1D2D3(采用倒推法)(3)驗(yàn)證1.移位寄存器最主要的應(yīng)用是______________________;2.二—十進(jìn)制計(jì)數(shù)器CT74160的輸出進(jìn)位信號(hào)CO的表達(dá)式______;3.由4位集成移位寄存器CT74195所構(gòu)成的環(huán)形計(jì)數(shù)器的模值是__;答:1.實(shí)現(xiàn)數(shù)碼的串—并轉(zhuǎn)換;2.Q3Q0;3.4;4.觸發(fā)器,帶反饋的延時(shí)元件4.異步時(shí)序邏輯電路中的存儲(chǔ)元件可以是()或者();1.采用161、160、290實(shí)現(xiàn)可變模值計(jì)數(shù)器的分析和設(shè)計(jì)；2.采用161、160、290實(shí)現(xiàn)級(jí)聯(lián)計(jì)數(shù)器的分析和設(shè)計(jì)(P225,圖6-3-22;習(xí)題28)；3.采用195實(shí)現(xiàn)任意模值計(jì)數(shù)器的分析和設(shè)計(jì)(P230,圖6-3-28);采用161、160、290實(shí)現(xiàn)可變模值計(jì)數(shù)器的分析和設(shè)計(jì)；Q3Q2Q1Q0

0010

001101000101011001111000

1001M=08進(jìn)制計(jì)數(shù)器Q3Q2Q1Q0

0100

0101011001111000

1001M=16進(jìn)制計(jì)數(shù)器①分析下圖的模值采用161、160、290實(shí)現(xiàn)可變模值計(jì)數(shù)器的分析和設(shè)計(jì)；用一塊CT74161和必要的門電路實(shí)現(xiàn)一頻率可調(diào)的分頻器.當(dāng)M=1,實(shí)現(xiàn)6分頻;當(dāng)M=0,實(shí)現(xiàn)14分頻.101010111100110111101111M=16→16-6=101000100011010001010110011110001001101010111100110111101111M=014→16-14=0010M01101②

試分析下圖所示計(jì)數(shù)器電路的分頻比片1:1001101010111100110111101111是模7計(jì)數(shù)器片2:011110001001101010111100110111101111是模9計(jì)數(shù)器所以該電路的分頻比為:7×9=63采用161、160、290實(shí)現(xiàn)級(jí)聯(lián)計(jì)數(shù)器的分析和設(shè)計(jì)③分別用中規(guī)模計(jì)數(shù)器160,161,163,290實(shí)現(xiàn)模57計(jì)數(shù)器的設(shè)計(jì)④采用160實(shí)現(xiàn)模57計(jì)數(shù)器:采用161實(shí)現(xiàn)模57計(jì)數(shù)器:采用163實(shí)現(xiàn)模57計(jì)數(shù)器:采用290實(shí)現(xiàn)模57計(jì)數(shù)器:Q3Q2Q1Q0D3D2D1D0CPQ3SH/LDCRK→JSRG4CT74LS195CP

0000&1采用195實(shí)現(xiàn)任意模值計(jì)數(shù)器的分析和設(shè)計(jì)Q0Q1Q2Q3

000010000100101001010010100111000110101111011110Q0Q1Q2Q3

1010010100101001110001101011110111101010M=12M=9分析步驟:(1)確定Q0Q1Q2Q3的初值:0000/1010(2)確定Q0Q1Q2Q3次態(tài)的值:

次態(tài)的Q1Q2Q3有原態(tài)的Q0Q1Q2右移一位得到次態(tài)的Q0由公式Qn+1=JQn+KQn計(jì)算得到(3)一直重復(fù)上述過程直到滿足置數(shù)條件為止(對(duì)上圖就是Q0Q1Q2=111時(shí)完成計(jì)數(shù))⑤Q0Q1Q2Q3

101001010010100111000110101111011110M=9Q0Q1Q2Q3的波形圖如下所示:Q0Q1Q2Q3CPD3D2D1D0CTTCTPLDCPCP1CT74161Q3Q2Q1Q0COCR﹠0000⑥例:分析右圖的狀態(tài)轉(zhuǎn)移真值表說明電路的模值Q3Q2Q1Q00000000100100011010001010110011110001001101010111100初始值結(jié)束條件:當(dāng)Q3,Q2同時(shí)為1時(shí)與非門的輸出才為0,這時(shí)對(duì)CT74161進(jìn)行清0電路模值=13-1=12(注意:161,160反饋置1接法電路模值等于實(shí)際狀態(tài)數(shù),不減1)⑦反饋復(fù)位法(用CT54LS/74LS290實(shí)現(xiàn))Q3Q2Q1Q0

00000001001000110100010101100111&&&ZCT54LS290CPCP0Q0CP1R0AR0BQ1Q2Q3S9BS9A1÷7Q3Q2Q1Q0=0110→(Q)2(Q)2=(M)10⑧反饋置位法(用CT54LS/74LS290實(shí)現(xiàn))Q3Q2Q1Q0

1001

0000000100100011010001010110&&&ZCT54LS290CPCP0Q0CP1R0AR0BQ1Q2Q3S9BS9A1Q3Q2Q1Q0=0110→(Q)2(Q)2=(M－1)10÷700CDD10DBC10ACB00BAAX=1X＝0X=1X＝0輸出Z(t)次態(tài)N(t)初態(tài)S(t)⑨

A

B

C

BCD×××ADBC×√√CBADABCD(AD)、(BC)是等價(jià)狀態(tài)對(duì)(AC)、(BD)構(gòu)成最大等價(jià)類集10abb00baaX=1X＝0X=1X＝0輸出Z(t)次態(tài)N(t)初態(tài)S(t)令（AD）＝a，（BC）＝b得簡(jiǎn)化狀態(tài)表第七章半導(dǎo)體存儲(chǔ)器1.半導(dǎo)體存儲(chǔ)器的特點(diǎn)SAM、RAM、ROM；2.存儲(chǔ)器容量的表示方法；3.存儲(chǔ)器容量的擴(kuò)展方法(字?jǐn)U展、位擴(kuò)展、字位擴(kuò)展)；4.存儲(chǔ)器的陣列圖；5.分析由PROM實(shí)現(xiàn)的組合邏輯電路（熟練掌握）；6.用PROM實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)（熟練掌握）。用若干塊RAM實(shí)現(xiàn)位擴(kuò)展時(shí),應(yīng)將___,___和___并接在一起.只讀存儲(chǔ)器ROM中的內(nèi)容,當(dāng)電源斷掉后又接通,存儲(chǔ)器中的內(nèi)容______.3.CMOS靜態(tài)RAM集成芯片HM6246的存儲(chǔ)容量是8K×8位,它的地址線的條數(shù)是________,數(shù)據(jù)線的條數(shù)是______________.4.要構(gòu)成容量為4K×8的RAM,需要_____片容量為256×4的RAM.5.一個(gè)容量為1K×8的存儲(chǔ)器有_____個(gè)存儲(chǔ)單元.6.實(shí)際中常以字?jǐn)?shù)和位數(shù)的乘積表示存儲(chǔ)器的容量,對(duì)嗎?7.RAM結(jié)構(gòu)的三大部分_____,_______,__________.答:1.位擴(kuò)展:將芯片的地址線、讀/寫控制線、片選線各自并接在一起，而數(shù)據(jù)端單獨(dú)引出。字?jǐn)U展:將芯片的地址線、讀/寫控制線、數(shù)據(jù)線各自并接在一起,

片選信號(hào)端接到選片譯碼器的輸出端,由片選信號(hào)去區(qū)分各片的地址.

字位擴(kuò)展:同時(shí)對(duì)字?jǐn)?shù)和字長(zhǎng)進(jìn)行擴(kuò)展.2.保持不變;3.13條,8條;4.32;5.81926.對(duì)7.地址譯碼器,存儲(chǔ)矩陣,讀寫控制電路采用PROM進(jìn)行組合邏輯電路設(shè)計(jì)的驟:(1)列出真值表(邏輯函數(shù)、全加器、全減器等);(2)寫出最最小項(xiàng)表達(dá)式(F=∑(,,,,,));(3)畫點(diǎn)陣圖

(a)畫橫線/豎線(線的數(shù)目=2n,n為輸入變量的個(gè)數(shù))并標(biāo)出原變量與反變量字母

(b)畫豎線/橫線(線的數(shù)目=2n,n為輸入變量的個(gè)數(shù))

上面的線組成了與陣列

(c)畫橫線/豎線(線的數(shù)目=輸出變量的個(gè)數(shù))并標(biāo)出輸出變量字母這里的線與(b)中的線相交組成或陣列(4)在與陣列中把輸入變量的所有取值組合用小黑點(diǎn)表示出來(在交叉點(diǎn)涂黑)

并在適當(dāng)?shù)奈恢脴?biāo)出對(duì)應(yīng)的最小項(xiàng),用0、1、2、3、4、5、6、7表示(5)在或陣列中把相應(yīng)邏輯函數(shù)所有的最小項(xiàng)用小黑點(diǎn)表示出來①分析右圖所示由ROM陣列構(gòu)成的電路,要求:(1)該ROM陣列的容量是多少?(2)寫出輸出D和Ci的最小項(xiàng)表達(dá)式;(3)列出真值表;(4)總結(jié)邏輯功能.Ci-1AABBCi-1CiD●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●答:(1)6×8+2×8=64(位)(2)D=Ci=(3)略(4)實(shí)現(xiàn)一位全減器的功能用ROM實(shí)現(xiàn)組合邏輯函數(shù)用ROM實(shí)現(xiàn)一位全加器全加器真值表：ABCiSCO0000010100111001011101110110100100010111最小項(xiàng)之和表達(dá)式S=∑m(1、2、4、7）C0=∑m(3、5、6、7）畫點(diǎn)陣圖：01234567A:被加數(shù);B:加數(shù);S:和Ci低位向本位的進(jìn)位Co本位向高位的進(jìn)位用ROM實(shí)現(xiàn)組合邏輯函數(shù)用ROM實(shí)現(xiàn)一位全減器全減器真值表：ABCiSCO0000010100111001011100111011010010111001最小項(xiàng)之和表達(dá)式S