微機(jī)原理及接口技術(shù)習(xí)題解答與實(shí)驗(yàn)指導(dǎo)

第一部分學(xué)習(xí)指導(dǎo)與習(xí)題解答3

第1章計(jì)算機(jī)基礎(chǔ)3

1.1學(xué)習(xí)指導(dǎo)3

1.2單項(xiàng)選擇題3

1.3判斷題6

1.4填空題6

1.5簡答題8

第2章微處理器10

2.1學(xué)習(xí)指導(dǎo)10

2.2單項(xiàng)選擇題11

2.3判斷題16

2.4填空題18

2.5簡答題20

第3章80x86指令系統(tǒng)23

3.1學(xué)習(xí)指導(dǎo)23

3.2單項(xiàng)選擇題25

3.3判斷題30

3.4填空題32

3.5簡答題、36

3.6.分析程序題43

3.7編程題46

第四章49

4.3判斷題55

4.4填空題58

4.5簡答題69

4.6分析程序題82

4.7編程題91

第5章半導(dǎo)體存儲(chǔ)器及其接口技術(shù)127

5.1學(xué)習(xí)指導(dǎo)127

5.2單項(xiàng)選擇題127

5.3判斷題130

5.4填空題131

5.5簡答題133

5.6應(yīng)用題136

第6章微型計(jì)算機(jī)接口技術(shù)145

6.1學(xué)習(xí)指導(dǎo)145

6.2單項(xiàng)選擇題146

6.3判斷題150

6.4填空題151

6.4填空題153

6.5簡答題154

第7章，簡單接口電路設(shè)計(jì)162

7.1學(xué)習(xí)指導(dǎo)162

7.2單項(xiàng)選擇題163

7.3判斷題163

7.5應(yīng)用題164

第8章可編程接口技術(shù)171

8.1可編程計(jì)數(shù)器8253/8254171

8.1.1學(xué)習(xí)指導(dǎo)171

8.1.2單項(xiàng)選擇題172

8.1.3判斷題173

8.1.4填空題174

8.I.5簡答題175

8.1.6應(yīng)用題175

8.2并行通信接口8255A178

8.2.1學(xué)習(xí)指導(dǎo)178

8.2.2單選題178

8.2.3判斷題180

8.2.4填空題180

8.2.5應(yīng)用題181

8.3串行通信接口8250/8251186

8.3.2單項(xiàng)選擇題188

8.3.3判斷題189

8.4可編程中斷控制器8259A195

8.4.1學(xué)習(xí)指導(dǎo)195

8.4.2單選題195

8.4.3判斷題198

8.4.4填空題198

8.4.5簡答題200

8.4.6應(yīng)用題202

第9章自檢試卷205

9.1自檢試題一205

自檢試題二211

第一部分學(xué)習(xí)指導(dǎo)與習(xí)題解答

第1章計(jì)算機(jī)基礎(chǔ)

1.1學(xué)習(xí)指導(dǎo)

本章主要內(nèi)容包括：

1.計(jì)算機(jī)的發(fā)展

2.整機(jī)概念

計(jì)算機(jī)由處理器、存儲(chǔ)器、輸入/輸出接口及三總線（數(shù)據(jù)總線DB、地址總線AB、控

制總線CB）組成，如圖1-1所示。其中：數(shù)據(jù)總線為雙向三態(tài)，地址總線為單項(xiàng)三態(tài)，控

制總線的各信號線特點(diǎn)各異。

3.計(jì)算機(jī)中數(shù)和編碼的表示

1）進(jìn)制表示及相互之間的轉(zhuǎn)換，重用的有：二進(jìn)制數(shù)、十進(jìn)制數(shù)、十六進(jìn)制數(shù)。

2）有符號數(shù)的表示（包括：真值、原碼、反碼、補(bǔ)碼）及相互之間的轉(zhuǎn)換。值得注意的是：

正數(shù)的原碼、反碼和補(bǔ)碼相等。

負(fù)數(shù)的反碼等于其原碼你的符號位不變，其他位求反。

負(fù)數(shù)的補(bǔ)碼等于其原碼的符號位不變嗎，其他位求反后加以。

常用的補(bǔ)碼運(yùn)算規(guī)則：

兇原=[兇補(bǔ)]補(bǔ)

兇原=[兇反]反

[X±Y]#=[X]#±[Y]#

3）編碼的那表示，包括：非壓縮型BCD碼（用8位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)，其中高4

位為0）、壓縮型BCD碼（用8位二進(jìn)制數(shù)表示2位十進(jìn)制數(shù)）、ASCII碼（美國信息交換校

準(zhǔn)代碼，參見附錄A）。

4.微機(jī)系統(tǒng)中采用的先進(jìn)技術(shù)

微機(jī)系統(tǒng)中采用的先進(jìn)技術(shù)，包括:流水線技術(shù)、高速緩沖存儲(chǔ)技術(shù)、虛擬存儲(chǔ)技術(shù)、CISC

和RISC、多核心技術(shù)等。

1.2單項(xiàng)選擇題

i.從第一代電子計(jì)算機(jī)到第四代計(jì)算機(jī)的體系結(jié)構(gòu)都是相同的，都是由運(yùn)算器、控制器、

存儲(chǔ)器以及輸入輸出設(shè)備組成的，稱為o體系結(jié)構(gòu)。

A.艾倫?圖靈B.羅伯特?諾依斯C.比爾?蓋茨D.馮?諾依曼

[解]D

2.電子計(jì)算機(jī)從問世到現(xiàn)在都遵循“存儲(chǔ)程序”的概念，最早提出它的是（）。

A.巴貝奇B.馮?諾依曼C.帕斯卡D.貝爾

［解1B

3.目前制造計(jì)算機(jī)所采用的電子器件是（）。

A.晶體管B.電子管C.中小規(guī)模集成電路D.超大規(guī)模集成電路

［解］D

4.計(jì)算機(jī)之所以能自動(dòng)連續(xù)進(jìn)行數(shù)據(jù)處理，其主要原因是（）。

A.采用了開關(guān)電路B.采用了半導(dǎo)體器件C.具有存儲(chǔ)程序的功能D.采用可二進(jìn)制

［解］C

5.計(jì)算機(jī)中存儲(chǔ)數(shù)據(jù)的最小單位是二進(jìn)制的（）。

A.位（比特）B.字節(jié)C.字長D.千字節(jié)

［解］A

6.一個(gè)字節(jié)包含（）個(gè)二進(jìn)制位。

A.8B.16C.32D.64

［解］A

7.二進(jìn)制數(shù)0U0010U110B的十六進(jìn)制表示為（）。

A.44EHB.75FHC.54FHD.65EH

［解］D

8二進(jìn)制數(shù)。1001011110B的八進(jìn)制表示為（）?

A.4156QB.3136QC.4276QD.3176Q

［解］B

9.設(shè)（123）16=（X）8=（Y）2,其中下表分別表示十六進(jìn)制，八進(jìn)制，二進(jìn)制，則X和Y

因?yàn)椋ǎ?/p>

A.X=246,Y=010101110B.X=443,Y=100100011C.X=173,Y=0I111011

D.X=315,Y=1100110

［解］B

10.下面是四個(gè)無符號數(shù)的大小順序，正確的比較式是（）。

A.0FEH>250D>37Q>01111111BB.250D>0FEH>371Q>O111I111B

C.371Q>0FEH>250D>01U1I11BD.01I1111IB>0FEH>250D>371Q

［解］A

11.帶符號的八位二進(jìn)制補(bǔ)碼的表示范圍是（）.

A.-127-+127B.—32768?+32768C.-128?+127D.-32768?+32767

［解］C

12.十進(jìn)制負(fù)數(shù)一61的八位二進(jìn)制原碼是（）。

A.00101111BB.00111101BC.01111001BD.10111101B

［解］D

13.十進(jìn)制正數(shù)+121的八位二進(jìn)制反碼是（）。

A.00000110BB.01001111BC.01111001B

［解］C

14.一89的八位二進(jìn)制補(bǔ)碼為（）。

A.B9HB.89HC.10100111BD.00100111B

［解］C

15.無符號二進(jìn)制數(shù)0000110L01B的真值位（）。

A.13.25B.0B.1HC.0B.4HD.13.01

［解］A

16.有符號二進(jìn)制原碼數(shù)10000001B的真值為（）。

A.01HB.—1C.128

［解］B

17.數(shù)D8H被看做是用補(bǔ)碼表示的符號數(shù)十，該數(shù)的真值為（）。

A.—58HB.—28HC.—40

［解］C

18.數(shù)4FH被看做是用反碼表示的有符號數(shù)時(shí)，該數(shù)的真值為（）。

A.+30HB.-28HC.-40

［解］B

19.計(jì)算機(jī)內(nèi)的溢出是指其運(yùn)算結(jié)果（）。

A.無窮大

B.超出了計(jì)算機(jī)內(nèi)存儲(chǔ)單元所能存儲(chǔ)的數(shù)值范圍。

C.超出了該指令所指定的結(jié)果單元所能存儲(chǔ)的數(shù)值范圍。

D.超出了運(yùn)算器的取值范圍。

［解］C

20.兩個(gè)十六進(jìn)制補(bǔ)碼數(shù)進(jìn)行運(yùn)算3AH+B7H,其運(yùn)算結(jié)果（）溢出。

A.有B.無

［解］B

21,二進(jìn)制數(shù)11101110B轉(zhuǎn)換為BCD碼為（）?

A.001000110011BB.001001010010BC.001000111000BD.001000110010B

［解］C

22.鍵盤輸入1999時(shí)，實(shí)際運(yùn)行的ASCH碼是（）?

A.41H49H47H46HB.61H69H67H66HC.31H39H39H39HD.51H59H57H56H

［解］C

23.一個(gè)完整的計(jì)算機(jī)系統(tǒng)通常應(yīng)包括（）.

A.系統(tǒng)軟件和應(yīng)用軟件B,計(jì)算機(jī)及其外圍設(shè)備C.硬件系統(tǒng)和軟件系統(tǒng)

D.系統(tǒng)硬件和系統(tǒng)軟件

［解］C

24.通常所說的“裸機(jī)”指的是（）。

A.只裝備有操作系統(tǒng)的計(jì)算機(jī)B.不帶輸入輸出設(shè)備的計(jì)算機(jī)

C.為裝備任何軟件的計(jì)算機(jī)D.計(jì)算機(jī)主機(jī)暴露在外

［解］C

25.計(jì)算機(jī)運(yùn)算速度的單位是MI/S（即MIPS）,其含義是（）。

A.每秒鐘處理百萬個(gè)字符B.每分鐘處理百萬個(gè)字符

C.每秒鐘執(zhí)行百萬條指令D.每分鐘執(zhí)行百萬條指令

［解］C

26.通常所說的32位機(jī)，指的是這種計(jì)算機(jī)的CPU（）。

A.是由32個(gè)運(yùn)算器組成的B.能夠同時(shí)處理32位二進(jìn)制數(shù)據(jù)

C.包含有32個(gè)寄存器D.一共有32個(gè)運(yùn)算器和控制器

［解］B

27.運(yùn)算器的主要功能是（）o

A.算術(shù)運(yùn)算B.邏輯運(yùn)算C.算術(shù)和邏輯運(yùn)算D.函數(shù)運(yùn)算

［解］C

28.在一般微處理器中包含有（）。

A.算術(shù)邏輯單元B.主內(nèi)存C.1/0單元D.數(shù)據(jù)總線

［解］A

29.一臺(tái)計(jì)算機(jī)實(shí)際上是執(zhí)行（

A.用戶編制的高級語言包程序B.用戶編制的匯編語言程序

C.系統(tǒng)程序D.由二進(jìn)制碼組成的機(jī)器指令

［解］D

30.構(gòu)成違紀(jì)的主要部件除CPU、系統(tǒng)總線、I/O接口外，還有（）o

A.CRTB.鍵盤C.磁盤D.內(nèi)存（ROM和RAM）

［解］D

31.計(jì)算機(jī)的字長是指（）.

A.32位長的數(shù)據(jù)

B.CPU數(shù)據(jù)總線餓寬度

C.計(jì)算機(jī)內(nèi)部一次可以處理的二進(jìn)制數(shù)碼的位數(shù)

D.CPU地址總線的寬度

［解ID

1.3判斷題

i.匯編語言就是機(jī)器語言。（）

2.所謂三總線就是數(shù)據(jù)總線、控制總線、地址總線。（）

3.計(jì)算機(jī)中所有數(shù)據(jù)都是以二進(jìn)制形式存放的。（）

4.若［X］原XX］反=［X］補(bǔ),則該數(shù)為正數(shù)。（）

5.補(bǔ)碼的求法是：正數(shù)的補(bǔ)碼等于原碼，負(fù)數(shù)的補(bǔ)碼是原碼連同符號位一起求反加1（）

6.無論是什么違紀(jì)，其CPU都具有相同的機(jī)器指令。（）

7.與二進(jìn)制數(shù)11001011B等值的壓縮型BCD碼是110010UB。（）

8.十進(jìn)制數(shù)378轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)1710H。（）

9.與十進(jìn)制小數(shù)0.5625等值的二進(jìn)制小數(shù)1.0011B。（）

10.二進(jìn)制數(shù)10111101111B轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)FE5H。（）

II.如果二進(jìn)制數(shù)11111B?01111B的最高位為符號位，其能表示31個(gè)十進(jìn)制數(shù)。（）

［答案］

1.錯(cuò)2.對3.對4.對5.錯(cuò)6.錯(cuò)7.錯(cuò)

8.錯(cuò)9.錯(cuò)10.錯(cuò)11.對

1.4填空題

1.馮?諾依曼原理的基本思想是（1）和（2）o

［解］（1）程序儲(chǔ)存（2）程序控制

2.第一代計(jì)算機(jī)采用的電子器件是（1）.

［解］（1）電子管

3.一個(gè)完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（1）和（2）。

［解I(1)硬件系統(tǒng)(2)軟件系統(tǒng)

4.計(jì)算機(jī)中所謂三總線包括(1)、(2)和(3)o

［解］(1)數(shù)據(jù)總線(2)地址總線(3)控制總線

5.計(jì)算機(jī)系統(tǒng)中數(shù)據(jù)總線用于傳輸(1)信息，其特點(diǎn)是(2)。地址總線用于傳輸(3)

信息，其特點(diǎn)是(4)。如果CPU的數(shù)據(jù)總線與地址總線采用同一組信號線，那么系統(tǒng)中

需要采用(5)分離出地址總線。

［解］(1)數(shù)據(jù)(2)雙向三態(tài)(3)地址(4)單向三態(tài)(5)鎖存器

6.計(jì)算機(jī)的軟件可以分成兩大類，即(1)和(2)。

［解］(1)系統(tǒng)軟件(2)應(yīng)用軟件

7.在計(jì)算機(jī)中的負(fù)數(shù)以(1)方式表示，這樣可以把減法轉(zhuǎn)換為加法。

［解］(1)補(bǔ)碼

8.在計(jì)算機(jī)內(nèi)部，所有信息的存取、處理、傳送都是以(1)形式進(jìn)行的。

［解］(1)二進(jìn)制編碼

9.對于一?個(gè)字節(jié)的帶符號數(shù)可表示的最大正數(shù)為(1),最小負(fù)數(shù)時(shí)(2)。

［解］(1)+127(2)—128

10.一個(gè)8位二進(jìn)制補(bǔ)碼數(shù)10010011B等值擴(kuò)展為16位二進(jìn)制數(shù)后，其機(jī)器數(shù)為(1)。

［解］(1)1111111110010011B

11.用補(bǔ)碼表示的二進(jìn)制數(shù)10001000B轉(zhuǎn)換為對應(yīng)的十進(jìn)制數(shù)真值為(1)。

［解］(1)—120

12.設(shè)機(jī)器字長為8位，已知X=-l,則區(qū)］原=(1)，兇反=(2),因補(bǔ)=(3)。

步+丫］補(bǔ)=(3)。

［解］(1)10010101B(2)01001010B(3)110111116

13.將十進(jìn)制整數(shù)4120分別轉(zhuǎn)換為相對應(yīng)的二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。其轉(zhuǎn)換結(jié)

果分別為(1)、(2)、(3)。

［解］(1)1000000011000B(2)10030Q(3)1018H

14.若X=-107,Y=+74o按8位二進(jìn)制可寫出：兇補(bǔ)=(1)；［￥］補(bǔ)=(2)；

/+丫］補(bǔ)=(3)o

［解］(1)10010101B(2)01001010B(3)11011111B

15.若X=-128,Y=-l,機(jī)器字長為16位，求：氏］補(bǔ)=(1);［Y］#=(2)；

小+丫］補(bǔ)=(3)。

［解I(DFF80H(2)FFFFH(3)FF7FH

16.將十進(jìn)制小數(shù)0.65625轉(zhuǎn)換為相對應(yīng)的二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。其轉(zhuǎn)換結(jié)果

分別為(1),(2),(3),

［解］(1)0.10101B(2)0.52Q(3)0.A8H

17.將二進(jìn)制數(shù)1001.101B,八進(jìn)制數(shù)35.54Q,十六進(jìn)制FF.1H轉(zhuǎn)換為十進(jìn)制，結(jié)果分別為

(1),(2),(3)。

［解］(1)9.625D(2)29.6875D(3)255.0625D

18.一個(gè)二進(jìn)制數(shù)11111010B轉(zhuǎn)換成壓縮的BCD碼的形式為(1)o

［解］(1)250H

19.有一個(gè)16位的二進(jìn)制數(shù)0100000101100011B,與它等值的十進(jìn)制數(shù)是(1),如果

是壓縮BCD碼表示的數(shù)是(2)。

［解］(1)16739(2)4163

20.十進(jìn)制數(shù)255的ASCII碼，可以表示為(1)；用壓縮型BCD碼表示為(2)；

其16進(jìn)制數(shù)表示為(3)。

［解］(1)32H35H35H(2)0000001001010I01B(3)0FFH

21.可將36.25用IEEE754的單精度浮點(diǎn)格式表示成(1)?

［解］(1)C210000H

1.5簡答題

1.簡述數(shù)據(jù)總線和地址總線各自具有的特點(diǎn)。如果某CPU的數(shù)據(jù)總線與地址總線采用同一

組信號線，可以采用什么方法將地址總線分離出來。

［Ml數(shù)據(jù)總線的特點(diǎn)為雙向三態(tài)，其總線位數(shù)決定CPU與外部一次傳輸?shù)奈粩?shù)。地址總線

的特點(diǎn)為單向三態(tài)，其總線位數(shù)決定CPU對外部尋址的范圍。如果某CPU的數(shù)據(jù)總線與地

址總線采用同一組信號線，可以采用鎖存器將地址總線分離出來。'

2.試舉例說明什么是壓縮型(或稱組合型)BCD碼？什么是非壓縮型(或稱非組合型)BCD

碼？

［解］壓縮型BCD碼為一字節(jié)表示2位十進(jìn)制數(shù)，如:36H表示36o非壓縮型BCD碼為一字

節(jié)表示1位十進(jìn)制數(shù)，其中高4位為0。如：0306H表示36。

3.在計(jì)算機(jī)中常采用哪幾種數(shù)值？如何用符號表示？

［解］在計(jì)算機(jī)中常采用二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)等。為了明確所采用的數(shù)值,

在相應(yīng)數(shù)的末尾都采用對應(yīng)的符號說明。其中十進(jìn)制用D表示(D-Decimal可以默認(rèn)不寫),

八進(jìn)制原為Octonary,為避免與數(shù)字0混淆，用字母Q表示八進(jìn)制，用H(Hexadecimal)表

示十六進(jìn)制。

4.根據(jù)ASCH碼的表示，試寫出0、9、F、f、A、a、CR、LF、$等字符的ASCH碼。

［解］字符09FfAaCRLF$

ASCII碼30H39H46H66H41H61HODHOAH24H

5.將下列十進(jìn)制數(shù)分別轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)。

(1)39(2)54(3)127(4)119

［解］(1)100111B47Q27H

(2)110110B66Q36H

(3)1111111B117Q7FH

(4)1110111B167Q77H

6.8位、16位二進(jìn)制數(shù)所表示的無符號數(shù)及補(bǔ)碼的范圍是多少？

［解］8位二進(jìn)制無符號數(shù)表示的范圍為0?255,8位二進(jìn)制補(bǔ)碼表示的范圍為-128?+127；16

為無符號二進(jìn)制數(shù)表示的范圍為0?65535,16位二進(jìn)制補(bǔ)碼表示的范圍為-32768?+32767。

7.將十進(jìn)制數(shù)146.25轉(zhuǎn)換為二進(jìn)制，小數(shù)保留四位。

［M110010010.0100B

8.將下列二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)，小數(shù)保留四位。

(1)00001011.1101B(2)1000110011.0101B(3)101010110011.1011B

［解］(1)11.8125(2)563.3125(3)2739.6875

9.寫出二進(jìn)制數(shù)1101.101B,十六進(jìn)制數(shù)2AE.4H,八進(jìn)制數(shù)42.54Q的十進(jìn)制數(shù)。

［解］1101.101B=13.625D2AAE.4H=686.25D42.57Q=34.6875D

10.簡述原碼、反碼、補(bǔ)碼的規(guī)則。

［解］

1)求原碼的規(guī)則：正數(shù)的符號位為0,負(fù)數(shù)的符號位為1,其他位表示數(shù)的絕對值。

2)求反碼的規(guī)則：正數(shù)的反碼與其原碼相同；負(fù)數(shù)的反駁嗎為原碼除符號位以外的各位取

反。

3)求補(bǔ)碼的規(guī)則：正數(shù)的補(bǔ)碼與其原碼相同；負(fù)數(shù)的補(bǔ)碼為反碼在最低位上加1。

11.用補(bǔ)碼計(jì)算(-56)-(-17)。

［解］此處運(yùn)用補(bǔ)碼加減運(yùn)算公式以±丫］補(bǔ)=兇補(bǔ)±［±Y］補(bǔ)，令X=-56,Y=-17,且有：

［X］原=10111000B、［X］反=1100100(?、［X］#=11001001B

［Y］原=10010001B、［-Y］#=00010001B

則［X］補(bǔ)=11001000B

+)［-Y］lb=00010001B

［X-Y］#=11011001B

得［X-Y］原=10100111B=-39

12.簡述計(jì)算機(jī)在進(jìn)行有符號補(bǔ)碼運(yùn)算中進(jìn)位與溢出的區(qū)別。

［解］進(jìn)位為數(shù)據(jù)運(yùn)算時(shí)的正常情況，其進(jìn)位狀態(tài)通過CPU中進(jìn)位狀態(tài)位的狀態(tài)體現(xiàn)。

溢出為運(yùn)算結(jié)果超出了所能表示的數(shù)據(jù)范圍，數(shù)據(jù)侵占了符號位。

13.簡述進(jìn)行有符號補(bǔ)碼運(yùn)算判斷是否產(chǎn)生溢出的方法。

［解］判斷溢出的方法可以有兩種：

1)雙進(jìn)位法：2個(gè)進(jìn)位位分別為次高位向最高位的進(jìn)位和最高位向進(jìn)位位的進(jìn)位。如果兩個(gè)

進(jìn)位均有或均無則無溢出。如果兩個(gè)進(jìn)位中1個(gè)有進(jìn)位而另1個(gè)無進(jìn)位則一定有溢出。

2)同號相減無溢出，同號相加是結(jié)果符號與加數(shù)符號相反有溢出，相同則無溢出。異號相加

無溢出，異號相減時(shí)結(jié)果符號與減數(shù)符號相同有溢出，相反則無溢出。

14.用8位二進(jìn)制補(bǔ)碼進(jìn)行計(jì)算(-56)+(-177),并判斷出運(yùn)算結(jié)果是否有溢出。

［解］令x=-56,Y=-117

［X］原=1011100(?、［X］反=1100100(?、［X］^b=11001001B

［Y］原=mi0101B、［XY］反=1000101OB、［Y］補(bǔ)=1000101IB

則［X］lb=11001000B

+)|Y］^b=10001011B

［*］補(bǔ)+［丫］補(bǔ)=0101001小

得［X］補(bǔ)+［丫］補(bǔ)=酬+丫］補(bǔ)=01010011B,X+Y=［［X+Y］補(bǔ)］］補(bǔ)=0101001lB=+83

從上面運(yùn)算式中可以看到，次高位向最高位無進(jìn)位，而你最高為何進(jìn)位位有進(jìn)位，所以運(yùn)算

結(jié)果溢出。從另一個(gè)角度來看，兩個(gè)負(fù)數(shù)相加，結(jié)果為正數(shù)，其符號與減數(shù)的符號相反，所

以運(yùn)算結(jié)果有溢出。也就是(-56)+(-177)=-173#+83,運(yùn)算結(jié)果不正確，這是因?yàn)橐鸦?/p>

算結(jié)果又溢出，也就是運(yùn)算結(jié)果的數(shù)據(jù)位超出了所能表示的范圍，侵占了符號位。

15.試將0.0875用IEEE-754的單精度浮點(diǎn)格式表示。

［解］

0.0875=0.000101100110011001100110011B=1.01100110011001100110011BX2W-100B次

尾數(shù)L=0110011001100110011001IB

階碼=01111111B-1OOB=O111101IB

0.0875的浮點(diǎn)表示=00111101101100110011001100110011B=3DB33333H

第2章微處理器

2.1學(xué)習(xí)指導(dǎo)

本章主要內(nèi)容包括：

1.8086/8088微處理器的內(nèi)部結(jié)構(gòu)與工作原理

8086/8088未處理的內(nèi)部分為執(zhí)行單元（EU）和總線接口單元（BIU）兩部分。執(zhí)行單

元負(fù)責(zé)完成指令的執(zhí)行工作，總線接口單元負(fù)責(zé)完成預(yù)取指令和數(shù)據(jù)傳輸?shù)墓ぷ鳌刹糠旨?/p>

相互獨(dú)立工作，又相互配合。這種結(jié)構(gòu)的優(yōu)點(diǎn)為可疑實(shí)現(xiàn)流水作業(yè)，在執(zhí)行指令同時(shí)取下一

條指令，提高了微處理器的工作效率。

2.8086/8088的內(nèi)部寄存器

8086/8088具有14個(gè)十六位寄存器，包括：8個(gè)通用寄存器（4個(gè)數(shù)據(jù)寄存器AX、BX、

CX、DX,4個(gè)指針寄存器SP、BP、SLDI）,4個(gè)段寄存器（CS、SS、DS、ES）,1個(gè)指

令指針寄存器IP和1個(gè)狀態(tài)控制寄存器FR。每個(gè)寄存器具有各自的特點(diǎn)，比如：

1）4個(gè)數(shù)據(jù)寄存器具有雙重性，可以存儲(chǔ)十六位數(shù)據(jù)（AX、BX、CX、DX）,也可以拆

成8個(gè)八位寄存器（AL、AH、BL、BH、CL、CH、DL、DH）進(jìn)行八位運(yùn)算。

2）16位的狀態(tài)控制寄存器FR中有9位有效位，其中6位是狀態(tài)標(biāo)志（進(jìn)位狀態(tài)位CF、

輔助進(jìn)位狀態(tài)位AF、符號狀態(tài)位SF、零狀態(tài)位ZF、奇偶狀態(tài)位PF和溢出狀態(tài)位OF）,3

位是控制標(biāo)志（中斷允許、方向、單步）。

3）16位的指令指針寄存器IP是專為微處理器使用，不能通過指令進(jìn)行訪問。代碼段寄

存器CS只能讀出，不能通過指令賦值。

4）只有BX、BP、SLDI可以作訪問內(nèi)存單元的地址指令。

3.工作模式與引腳

1）8086CPU和8088CPU的主要特點(diǎn)如表2-1所示。

2）8086/8088未處理其具有兩種功能工作模式：最小工作模式和最大工作模式。

最小工作模式：即為構(gòu)成單微處理器的簡單系統(tǒng)，全部信號線均由8086/8088CPU提供

引腳MN/MX非接+5V電壓。

最大工作模式：即為構(gòu)成多處理器的復(fù)雜系統(tǒng)。一般所構(gòu)成的系統(tǒng)中除偶一個(gè)主微處理

器8086/8088外，還有兩個(gè)協(xié)處理器：用于數(shù)值運(yùn)算處理的8087和憂郁輸入/輸出設(shè)備服務(wù)

的8089,從而大大提高主處理器的運(yùn)行效率。在此種工作模式下，部分控制信號線是由8288

總線捽制器提供，而不是由8086/8088CPU直接提供全部信號線。引腳MN/MX接地。

3）8086/8088為40引腳DIP芯片，其中部分引腳采用了服用技術(shù)，包括：分時(shí)復(fù)用（即

在一些時(shí)刻提供一種信息，而在另一時(shí)刻提供另一種信息）和分狀態(tài)復(fù)用（即輸入與輸出定

義不同、高電平與低電平定義不同、不同模式下定義不同）等。分時(shí)復(fù)用的信號可通過鎖存

器實(shí)現(xiàn)分離。另外，8086/8088中有部分引腳定義不同。主要引腳包括:AD0?AD15、A16/S3?

A19/S3,MN/MX、ALE、BHE、REESET,RD、WR、M/1O等。值得注意的是，如何獲得

存儲(chǔ)器讀、存儲(chǔ)器寫、IO讀、10寫等信息，如圖2-1所示。

4.存儲(chǔ)器組織

8086/8088采用分段管理的概念。

1）所有的數(shù)據(jù)以字節(jié)形式存放在存儲(chǔ)單元中，每一個(gè)單元軍戰(zhàn)一個(gè)地址，但是任何兩個(gè)相

鄰字節(jié)都可以構(gòu)成一個(gè)字（word）,占用兩個(gè)地址。用地址值較小的那個(gè)字節(jié)單元地址作為

這個(gè)字單元的地址。一個(gè)16位字中低8位數(shù)據(jù)存在較小地址的單元中，而高8位數(shù)據(jù)存在

地址較高的的單元中。

2）每個(gè)單元均有一個(gè)唯一的20位地址，稱為物理地址。

3）在軟件中8086/8088對存儲(chǔ)器采用分段描述的方法，即將整個(gè)存儲(chǔ)區(qū)劃分很多的段，每一

個(gè)段的大小可各不相同，單均W64KB,各段之間可以是緊密連接、可以是部分或完全重疊、

也可以是不相關(guān)，每個(gè)存儲(chǔ)單元可用不惟一的邏輯地址描述（段基值：偏移量）。

4）物理地址與邏輯地址的關(guān)系為：物理地址（20位）=段基值（16位）X16+偏移量（16

位。

5）8086的存儲(chǔ)器為能滿足即可以16位操作又可以8位操作，采用奇、偶兩個(gè)存儲(chǔ)體的結(jié)

構(gòu)。

5.堆棧組織

堆棧是一個(gè)特定的存儲(chǔ)區(qū)，它的特點(diǎn)是：一端是固定的，另一端是活動(dòng)的，而所有的信息存

取都在活動(dòng)的一端進(jìn)行。堆棧操作的原則是后進(jìn)先出。棧操作包括：

1）設(shè)置棧執(zhí)政（設(shè)置SS、SP）和棧容量（棧氏度）。

2）數(shù)據(jù)進(jìn)棧操作（PUSH才聆）。

3）數(shù)據(jù)出棧操作（POP舲）。

6.時(shí)序

處理器的周期狀態(tài)可以分為三種：始終周期（是處理器完成一個(gè)微操作所需的時(shí)間，也就是

處理器的基本時(shí)間計(jì)量單位）、總線周期（是處理器完成一個(gè)基本操作所用的時(shí)間）利指令

周期（是處理器執(zhí)行一條指令所需的時(shí)間）。最基本的讀/寫總線周期由4個(gè)十周周期組成。

2.2單項(xiàng)選擇題

1.8088CPU和8086CPU對比，錯(cuò)誤敘述是（）?

A.8088CPU和8086CPU的地址線數(shù)量相同。

B.8088CPU和8086CPU的片內(nèi)數(shù)據(jù)線數(shù)量相同。

C.8088CPU和8086CPU的片外數(shù)據(jù)線數(shù)量相同。

D.8088CPU和8086CPU的寄存器數(shù)量相同。

［解1C

2.關(guān)于8088CPU和8086CPU對比，正確的敘述是（）。

A.8088CPU和8086CPU的地址數(shù)位數(shù)不相同。

B.8088CPU和8086CPU的片內(nèi)數(shù)據(jù)線數(shù)量不相同。

C.8088CPU和8086CPU的片外數(shù)據(jù)線數(shù)量不相同。

D.8088CPU和8086CPU的寄存器數(shù)量不相同。

［解］C

3.8086為16位的CPU,說明（）。

A.8086CPU內(nèi)有16條數(shù)據(jù)線B.8086CPU內(nèi)有16個(gè)寄存器

C.8086CPU外有16條地址線D.8086CPU外有16條控制線

［解］A

4.下列不是8086/8088CPU數(shù)據(jù)總線作用的為（）。

A.用于傳送指令機(jī)器碼B.用于傳送立即數(shù)

C.用于傳送偏移地址量D.用于傳送控制信號

［解］D

5.關(guān)于8088CPU敘述不正確的是（）。

A.片內(nèi)有14個(gè)15位寄存器B.片內(nèi)有1MB的存儲(chǔ)器

C.片內(nèi)有4字節(jié)隊(duì)列緩沖器D.片外有8位數(shù)據(jù)總線

［解］B

6.8086/8088CPU的地址總線寬度為20位，它讀存儲(chǔ)器的尋址范圍為（）。

A.20KBB.64KBC.1MBD.20MB

［解］C

7.8086/8088CPU的地址總線寬度為20位，它對I/O接口的尋址范圍為（）

A.20KBB.64KBC.1MBD.20MB

［解］B

8.8086/8088CPU從功能結(jié)構(gòu)上看，是由（）組成的。

A.控制器和運(yùn)算器B.控制器、運(yùn)算器和寄存器

C.控制器和20位物理地址加法器D.執(zhí)行單元和總線接口單元

［解］D

9.8086/8088CPU內(nèi)部具有（）個(gè)16位寄存器。

A.4B.8C.14D.20

［解］C

10.8086/8088CPU內(nèi)部具有（）個(gè)8位寄存器。

A.4B.8C.14D.20

［解］B

11.8086/8088CPU的標(biāo)志寄存器FR中有（）個(gè)有效位。

A.lB.3C.6D.9

［解ID

12.8086/8088CPU的標(biāo)志寄存器FR中控制標(biāo)志位有（）位。

A.lB.3C.6D.9

［解］C

13.8086/8088CPU的標(biāo)志寄存器FR中控制標(biāo)志位有（）位。

A.lB.3C.6D.9

［解IB

14.8086/8088CPU有（）個(gè)16位的段寄存器。

A.2B.4C,8D.16

［解］B

15.指令指針寄存器IP的作用是（A）,

A.保存將要執(zhí)行的下一一條指令所在的位置

B.保存CPU要訪問的內(nèi)存單元地址

C.保存運(yùn)算器運(yùn)算結(jié)果內(nèi)容

D.保存正在執(zhí)行的一條指令

［解］A

16.8088CPU的指令隊(duì)列緩沖器由（）組成。

A.1字節(jié)移位寄存器B.4字節(jié)移位寄存器

C.6字節(jié)移位寄存器D.8字節(jié)移位寄存器

［解］B

17.8086CPU的指令隊(duì)列緩沖器由（）組成

A.1字節(jié)移位寄存器B.4字節(jié)移位寄存器

C.6字節(jié)移位寄存器D.8字節(jié)移位寄存器

［解］C

18.指令隊(duì)列具有（）的作用。

A.暫存操作數(shù)地址B.暫存操作數(shù)

C.暫存指令地址D.暫存預(yù)取指令

［解］D

19.8086/8088CPU對存儲(chǔ)器采用分段管理的方法，每個(gè)存儲(chǔ)單元均擁有（）兩種地址。

A.實(shí)地址和虛擬地址B.20位地址和16位地址C.邏輯地址和物理地址D.段基址

和偏移地址

［解］C

20.8086系統(tǒng)中，每個(gè)邏輯段的存儲(chǔ)單元數(shù)最多為（）?

A.1MBB.256BC.64KBD.根據(jù)需要而定

［MIC

21.8086/8088CPU中，由邏輯地址形成存儲(chǔ)器物理地址的方法是（）。

A.段基值+偏移地址B.段基值左移4位+偏移地址

C.段基值X16H+偏移地址D.段基值X10+偏移地址

［解IB

22.8086/8088CPU中，確定下一條指令的物理地址應(yīng)為（）.

A.CSxl6+IPB.DSX16+SIC.SSxl6+SPD.ESxl6+DI

［解］A

23.8086/8088CPU上電和復(fù)位后，下列寄存器的值正確的為（）。

A.CS=0000H,IP=0000HB.CS=0000H,IP=FFFFH

C.CS=FFFFH,lP=0000HD.CS=FFFFH,IP=FFFFH

［解］C

24.當(dāng)RESET信號為高電平時(shí)，寄存器初值為FFFFH的是（）。

A.CSB.ESC.IPD.BP

［解］A

25.8086/8088系統(tǒng)中，某存儲(chǔ)單元的物理地址為24680H,與其不對應(yīng)的邏輯地址為（）。

A.46780H：2000HB.2468H:0000HC.2460H：0080HD.2400H:0680H

E.2000H:4680H

［解］A

26.若某指令存放在代碼段為CS=789AH,指令指針為IP=2345H處，問該指令存放單元的物

理地址是（）。

A.OHB.7ACE5HC.2ACEAHD.9BDF01H

［解］B

27.某8位數(shù)據(jù)存放在2300H：2300H處，問該8位數(shù)據(jù)存放單元的物理地址是（）。

A.23000HB.23230HC.23023HD.25300H

［解］D

28.若某存儲(chǔ)單元的物理地址為ABCDEH,（）不是其相應(yīng)的邏輯地址。

A.ABCDH:000EHB.ABC0H:00DEHC.AB00H:0CDEHD.A000H:0CDEH

［解］D

29.下列邏輯、地址中對應(yīng)不同的物理弟子的是（）

A.0400H:0340HB.0420H:0140HC.03E0H:0740HD.03C0:0740H

［解］C

30.8086/8088CPU存放當(dāng)前指令的存儲(chǔ)單元的邏輯地址為（）。

A.DS:BXB.SS:SPC.CS:PCD.CS:IP

［解］D

3L8086/8088CPU中，時(shí)鐘周期、指令周期和總線周期按費(fèi)時(shí)長短的排列是（）

A.時(shí)鐘周期〉指令周期〉總線周期B.時(shí)鐘周期〉總線周期〉指令周期

C.指令周期〉總線周期〉時(shí)鐘周期D.總線周期〉指令周期〉時(shí)鐘周期

［解］C

32.8086/8088CPU的地址有效發(fā)生在總線周期的（）時(shí)刻。

A.T1B.T2C.T3D.T4

［MID

33.8086/8088CPU的讀數(shù)據(jù)操作發(fā)生在總線周期的（）時(shí)刻。

A.T1B.T2C.T2,T3D.T3,T4

［解］D

34.8086/8088CPU的寫數(shù)據(jù)操作發(fā)生在總線周期的（）時(shí)刻。

A.T1B.T2C.T2,T3D.T2,T3,T4

［解ID

35.當(dāng)控制線READY=O時(shí)，應(yīng)在（）插入等待周期Tw。

A.T1和T2間B.T2和T3間C.T3和T4間D.任何時(shí)候

［解］C

36.下列說法中屬于最小工作模式特點(diǎn)的是（）。

A.CPU提供全部的控制信號B.由編程進(jìn)行模式設(shè)定

C.需要8286收發(fā)器D.需要總線控制器8288

［解］A

37.下列說法中屬于最大工作模式特點(diǎn)的是（）。

A.CPU提供全部的控制信號B.由編程進(jìn)行模式設(shè)定

C.需要8286收發(fā)器D.需要總線控制器8288

［解］D

38.8086CPU的控制線BHE非=0,地址線A0=0時(shí)，將實(shí)現(xiàn)（3

A.傳送地址為偶地址的8位內(nèi)存數(shù)據(jù)B.傳送地址為偶地址的16位內(nèi)存數(shù)據(jù)

C.傳送地址為奇地址的8位內(nèi)存數(shù)據(jù)D.傳送地址為奇地址的16位內(nèi)存數(shù)據(jù)

［解］B

39.8086CPU的控制線BHE非=0,地址線A0=l,將實(shí)現(xiàn)（）。

A.傳送地址為偶地址的8位內(nèi)存數(shù)據(jù)B.傳送地址為偶地址的16位內(nèi)存數(shù)據(jù)

C.傳送地址為奇地址的8位內(nèi)存數(shù)據(jù)D.傳送地址為奇地址的16位內(nèi)存數(shù)據(jù)

［解］C

41.8086/8088CPU數(shù)據(jù)總線和部分地址總線采用分時(shí)復(fù)用技術(shù)，系統(tǒng)中可通過基本邏輯單元

（）,獲得穩(wěn)定的地址信息。

A.譯碼器B.觸發(fā)器C.鎖存器D.三態(tài)門

［解］C

42.8088CPU構(gòu)成的系統(tǒng)中，需要（）片8286數(shù)據(jù)總線收發(fā)器。

A.lB.2C.8D.16

［解IA

43.8086CPU構(gòu)成的系統(tǒng)中，需要（）片8286數(shù)據(jù)總線收發(fā)器。

A.lB.2C.8D.16

［解］B

44.8086/8088CPU中，控制線RD非和WR非得作用是（）。

A.CPU控制數(shù)據(jù)傳輸?shù)姆较駼.CPU實(shí)現(xiàn)存儲(chǔ)器存取操作控制

C.CPU實(shí)現(xiàn)讀或?qū)懖僮鲿r(shí)控制線D.CPU實(shí)現(xiàn)讀地址/數(shù)據(jù)線分離控制

［解］C

45.8086/8088CPU中，控制線DT/R非得作用是（）。

A.數(shù)據(jù)傳輸方向的控制B.存儲(chǔ)器存取操作控制

C.數(shù)據(jù)傳輸有效控制D.地址/數(shù)據(jù)線分離控制

［解］A

46.8086/8088CPU中，控制線ALE的作用是（）。

A.CPU發(fā)出的數(shù)據(jù)傳輸方向控制信號

B.CPU發(fā)出的數(shù)據(jù)傳輸有效控制信號

C.CPU發(fā)出的存儲(chǔ)器存取操作控制信號

D.CPU發(fā)出的地址有效信號

［解］D

47.8086/8088CPU中，控制線DEN非得作用是（）?

A.CPU發(fā)出的數(shù)據(jù)傳輸方向控制信號

B.CPU發(fā)出的數(shù)據(jù)傳輸有效控制信號

C.CPU發(fā)出的存儲(chǔ)器存取操作控制信號

D.CPU發(fā)出的地址有效信號

［解］B

48.8086/8088CPU中,可屏蔽中斷請求的控制線是（）.

A.NMIB.HOLDC.INTRD.INTA非

［解］C

49.8086/8088CPU中，可品比中斷響應(yīng)的控制線是（）。

A.NMIB.HOLDC.INTRD.INTA非

［解］D

50.8086/8088CPU中，非屏蔽中斷請求的控制線是（）。

A.NMIB.HOLDC.INTRD.INTA非

［ft?］A

51.8086/8088CPU中,與DMA操作有關(guān)的控制線是（）.

A.NMIB.HOLDC.INTRD.INTA非

［解］B

52.當(dāng)8086/8088CPU為最小工作方式時(shí)，恐怖感知線MN/MX非應(yīng)接（）。

A.低電平B.高電平C.下降沿脈沖D.上升沿脈沖

闡B

53.若8086/8088CPU訪問I/O端口時(shí)，控制線M/IO非應(yīng)輸出（）。

A.低電平B.高電平C.下降沿脈沖D.上升沿脈沖

［解］A

54.8086CPU可訪問（）個(gè)字節(jié)I/O端口。

A.1KB.32KC.64KD.1M

［解］C

55.8086CPU可訪問（）個(gè)字節(jié)I/O端口。

A.1KB.32KC.64KD.1M

［解］B

56.當(dāng)8086/8088CPU從存儲(chǔ)器單元讀數(shù)據(jù)時(shí)，有（）。

A.RD非=0,WR非=0B.RD非=0,WR非=1

C.RD非=1,WR非=0D.RD非=1,WR非=1

［解］B

57.當(dāng)8086/8088CPU向I/O端口輸出數(shù)據(jù)時(shí),有（）。

A.RD非=0,WR非=0B.RD非=0,WR非=1

C.RD非=1,WR非=0D.RD非=1,WR非=1

［解］C

58.對堆棧進(jìn)行數(shù)據(jù)存取的原則是（）。

A.先進(jìn)先出B.后進(jìn)先出C.隨機(jī)存取D.都可以

［解］B

59.8086/8088CPU將數(shù)據(jù)壓入堆棧時(shí)，棧區(qū)指針的變化為（）。

A.SS內(nèi)容改變、SP內(nèi)容不變B.SS內(nèi)容不變、SP內(nèi)容加2

C.SS內(nèi)容不變、SP內(nèi)容減2D.SS和SP內(nèi)容都改變

［解］C

60.8086/8088CPU將數(shù)據(jù)從堆棧中彈出時(shí)，棧區(qū)指針的變化為（）。

A.SS內(nèi)容改變、SP內(nèi)容不變B.SS內(nèi)容不變、SP內(nèi)容減2

C.SS內(nèi)容不變、SP內(nèi)容加2D.SS和SP內(nèi)容都改變

［解］C

2.3判斷題

1.8086CPU中包含了寄存器和存儲(chǔ)器。（）

2.寄存器尋址比存儲(chǔ)器尋址的運(yùn)算速度快。（）

3.存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中不可缺少的部分。（）

4.8086/8088CPU的片內(nèi)數(shù)據(jù)線和片外數(shù)據(jù)線寬度均為16位。（）

5.8086/8088CPU為16位處理器，一次可并行傳送8位或16位二進(jìn)制信息。（）

6.8086CPU的數(shù)據(jù)總線和地址總線都是20位。（）

7.8086CPU的數(shù)據(jù)總線和地址總線都市32位。（）

8.8086/8088CPU對外部存儲(chǔ)器和I/O端口的尋址范圍為1MB。（）

9.8086/8088CPU內(nèi)部分為2個(gè)功能模塊：執(zhí)行單元EU和總線接口單元BIU。（）

10.8086/8088CPU的EU直接通過外部總線讀取指令后執(zhí)行。（）

11.8086CPU的BIU直接經(jīng)外部總線讀取數(shù)據(jù)。（）

12.8086/8088CPU的BIU中包含有一個(gè)6字節(jié)指令隊(duì)列。（）

13.8086/8088CPU在執(zhí)行轉(zhuǎn)移指令時(shí)，指令隊(duì)列中的原內(nèi)容不變。（）

14.8086/8088CPU指令隊(duì)列滿足先進(jìn)后出的原則。（）

15.8086/8088CPU的BIU中包含有一個(gè)16位的地址加法器。（）

16.因?yàn)?086存儲(chǔ)單元的段基值和偏移地址均為16位，則8086存儲(chǔ)單元的地址線為32

位（）

17.8086/8088CPU中為用戶提供了14個(gè)十六位的可對俄的寄存器。（）

18.8086/8088CPU可以通過改變指令指針1P的內(nèi)容來改變指令執(zhí)行順序（）

19.8086/8088系統(tǒng)中，用戶可以通過指令改變指令指針I(yè)P的內(nèi)容。（）

20.8O86/8O88CPU的16位標(biāo)志寄存器FR中每位均有確定含義。（）

21.在8086/8088CPU中,當(dāng)兩數(shù)的運(yùn)算結(jié)果為零時(shí)，狀態(tài)標(biāo)志位ZF=O。（）

22.在8086/8088CPU中,當(dāng)兩個(gè)數(shù)做加減運(yùn)算，結(jié)果有進(jìn)位時(shí)，狀態(tài)標(biāo)志位CF=1。（）

23.在8O86/8O88CPU中,當(dāng)兩個(gè)符號數(shù)的運(yùn)算結(jié)果產(chǎn)生溢出時(shí)，狀態(tài)標(biāo)志位OF=1。（）

24.在8086/8088CPU中,當(dāng)兩個(gè)數(shù)做加減運(yùn)算后，結(jié)果最高位為1時(shí)，狀態(tài)標(biāo)志位SF=1。

()

25.8086/8088CPU的基本讀/寫總線周期由4個(gè)時(shí)鐘周期組成。（）

26.8086/8088CPU在總線周期的T1時(shí)刻，從地址/數(shù)據(jù)提供數(shù)據(jù)信息。（）

27.在總線周期中，等待狀態(tài)周期Tw僅能出現(xiàn)在T3狀態(tài)和T4狀態(tài)之間。（）

28.在總線周期中，空閑狀態(tài)周期Tt僅能出現(xiàn)在T3狀態(tài)之后。（）

29.d當(dāng)控制線READY輸出低電平時(shí),等待狀態(tài)周期Tw才會(huì)出現(xiàn)。（）

30.8086/8088CPU在一個(gè)存儲(chǔ)單元中，可存入8位數(shù)據(jù)或者16位數(shù)據(jù)。（）

31.8086/8088系統(tǒng)中，每個(gè)存儲(chǔ)單元均具有惟一■的物理地址和邏輯地址。（）

32.8086/8088CPU允許多個(gè)邏輯段重疊或交叉。（）

33.8088CPU將1MB的存儲(chǔ)空間分為奇地址存儲(chǔ)體和偶地址存儲(chǔ)體。（）

34.8086CPU將1MB的存儲(chǔ)空間分為兩個(gè)512KB的存儲(chǔ)體。（）

35.在8086系統(tǒng)中，若地址線A0=0,則512KB的偶存儲(chǔ)體操作有效。（）

36.在8086系統(tǒng)中，字?jǐn)?shù)據(jù)的低8位存放在偶存儲(chǔ)體，高8位存放在奇存儲(chǔ)體。（）

37.8086/8088系統(tǒng)中，存儲(chǔ)器奇地址存儲(chǔ)體的片選有效控制信號由控制線BHE非提供。（）

38.在8086系統(tǒng)中，若BHE非=0、A0=0,則一個(gè)總線吧周期可完成16位數(shù)據(jù)的操作。（）

39.8086/8088系統(tǒng)的字存儲(chǔ)中，低地址存字的高8位，高地址存字的低8位。（）

40.8086/8088CPU有16根地址/數(shù)據(jù)分時(shí)復(fù)用引腳。（）

41.8086/8088CPU的地址/數(shù)據(jù)復(fù)用線，可通過緩沖器分離出地址信息。（）

42.8086/8088CPU的中可利用地址有效控制線ALE,對地址/數(shù)據(jù)復(fù)用線進(jìn)行鎖存，獲取地

址信息。（）

43.8086/8088CPU的控制線DEN非提供數(shù)據(jù)傳輸有效信號。（）

44.8086/8088CPU的控制線RD非和WR非提供對芯片外部實(shí)現(xiàn)讀和寫操作信號。()

45.8086/8088CPU響應(yīng)可屏蔽中斷INTR的條件是標(biāo)志位IF置1。（）

46.8086/8088CPU響應(yīng)不可屏蔽中斷1NTR的條件是標(biāo)志位IF置0。（）

47.8086/8088CPU可屏蔽中斷INTR的中斷請求信號為高電平有效。（）

48.8086/8088CPU在上電或RESET有效時(shí)，所有寄存器為0000H.（）

49.堆棧操作的原則是后進(jìn)先出。（）

50.堆棧指針SP總是指向堆棧的棧頂.（）

51.8086/8088系統(tǒng)中的進(jìn)棧操作時(shí)棧指針SP加2,出棧操作時(shí)棧指針SP減2。（)

52.8086/8088系統(tǒng)斗J在執(zhí)行調(diào)用指令或中斷響應(yīng)時(shí)，斷點(diǎn)會(huì)自動(dòng)進(jìn)棧加以保護(hù)。()

53.存儲(chǔ)器和I/O同一編制時(shí)補(bǔ)需要單獨(dú)的I/O操作指令。（）

［答案］

1.錯(cuò)2.對3.對4.錯(cuò)5.錯(cuò)6.錯(cuò)7.對8.錯(cuò)9.對10.錯(cuò)11.對12.錯(cuò)

13.錯(cuò)14.錯(cuò)15.錯(cuò)16.錯(cuò)17.錯(cuò)18對19.錯(cuò)20.錯(cuò)21.錯(cuò)22.對23.對

24.對25.對26.錯(cuò)27對28.錯(cuò)29.對30.錯(cuò)31.錯(cuò)32.對33.錯(cuò)34.對

35.對36.錯(cuò)37.錯(cuò)38.對39.錯(cuò)40.錯(cuò)41.錯(cuò)42.對43.對44.對45.對

46.錯(cuò)47.對48.錯(cuò)49.對50對51.錯(cuò)52.對53