南昌航空大學(xué)計(jì)算機(jī)組成原理復(fù)習(xí)資料匯總

計(jì)算機(jī)組成原理復(fù)習(xí)資料

第一章概論

CPU：中央處理器，是計(jì)算機(jī)的核心部件，由運(yùn)算器和控制器構(gòu)成。

運(yùn)算器：計(jì)算機(jī)中完成運(yùn)算功能的部件，由AW和寄存器構(gòu)成。

總線：計(jì)算機(jī)中連接功能單元的公共線路，是一束信號(hào)線的集合。

主機(jī)：由CPU、存儲(chǔ)器與10接口合在一起構(gòu)成的處理系統(tǒng)稱為主機(jī)。

接口：是主機(jī)與外設(shè)之間傳遞數(shù)據(jù)與控制信息的電路，是主機(jī)與外設(shè)的橋梁。

匯編語(yǔ)言：采用文字方式（助記符）表示的程序設(shè)計(jì)語(yǔ)言。

字長(zhǎng)：一個(gè)數(shù)據(jù)字包含的位數(shù)，一般為8位、16位、32位和64位等。

兼容：計(jì)算機(jī)部件的通用性。

運(yùn)算器的功能：完成算術(shù)邏輯運(yùn)算，由ALU和若干寄存器組成。其中ALU負(fù)責(zé)執(zhí)行各種數(shù)

據(jù)運(yùn)算操作，寄存器用于暫時(shí)存放參與運(yùn)算的數(shù)據(jù)以及保存運(yùn)算狀態(tài)。

控制器的功能：從內(nèi)存中取出指令，對(duì)其進(jìn)行譯碼，產(chǎn)生相應(yīng)的時(shí)序控制信號(hào)，控制其它器

件工作。

第二章數(shù)據(jù)編碼和數(shù)據(jù)運(yùn)算

數(shù)據(jù)：定點(diǎn)數(shù)據(jù)、浮點(diǎn)數(shù)據(jù)、圖形數(shù)據(jù)、文字?jǐn)?shù)據(jù)。

原碼：用一個(gè)符號(hào)位表示數(shù)據(jù)的正負(fù)，0代表正號(hào)，1代表負(fù)號(hào)，其余的代碼表示數(shù)據(jù)的絕

對(duì)值。

補(bǔ)碼：用最高位表示符號(hào)，其余各位代碼給出數(shù)值按2取模的結(jié)果。

階碼：浮點(diǎn)數(shù)編碼中，表示小數(shù)點(diǎn)的位置的代碼。

上溢：指數(shù)據(jù)的絕對(duì)值太大，以至大于數(shù)據(jù)編碼所能表示的數(shù)據(jù)范圍。

海明距離：在信息編碼中，兩個(gè)合法代碼對(duì)應(yīng)位上編碼不同的位數(shù)。

馮諾依曼舍入法：浮點(diǎn)數(shù)據(jù)的?種舍入方法，在截去多余位時(shí)，將剩下數(shù)據(jù)的最低位置1?

桶形移位器：一種移位電路，具有移2位、移4位和移8位等功能。

規(guī)格化數(shù)：浮點(diǎn)數(shù)編碼中，為使浮點(diǎn)數(shù)具有唯?的表示方式所作的規(guī)定，規(guī)定尾數(shù)部分用純

小數(shù)形式給出，而且尾數(shù)的絕對(duì)值應(yīng)大于1/R,即小數(shù)點(diǎn)后的第一位不為零。

機(jī)器零：浮點(diǎn)數(shù)編碼中，階碼和尾數(shù)為全。時(shí)代表的0值。

為什么用二進(jìn)制:容易用數(shù)據(jù)電路表示,數(shù)據(jù)運(yùn)算和存儲(chǔ)方式簡(jiǎn)單,是高效的數(shù)據(jù)表示方式。

如何區(qū)分ASCII代碼和漢字編碼：ASCII代碼是7位的代碼，在存儲(chǔ)時(shí)可以在它前面增加一位

形成8位的代碼，增加的位用0表示是ASCII碼，1表示是漢字編碼。

采用雙符號(hào)位檢測(cè)溢出的方法：在運(yùn)算時(shí)，兩個(gè)符號(hào)位同時(shí)參加運(yùn)算，結(jié)果中如果兩個(gè)符號(hào)

位不同，則表示產(chǎn)生了溢出。若符號(hào)為01,則表示運(yùn)算結(jié)果大于允許取值范圍的最大正數(shù)，

稱為正溢出；若符號(hào)位為10,則表示運(yùn)算結(jié)果是負(fù)數(shù)，其值小于允許取值范圍的最小負(fù)數(shù)，

稱為負(fù)溢出。兩個(gè)符號(hào)位的最高位仍為正確的符號(hào)。

十進(jìn)制加法器的原理：它是利用二進(jìn)制定點(diǎn)運(yùn)算器，將兩個(gè)BCD碼相加后判斷是否大于9,

若是，則做十進(jìn)制調(diào)整（即加6）,否則直接輸出。

浮點(diǎn)數(shù)規(guī)格化的目的和方法：目的是使浮點(diǎn)數(shù)尾數(shù)的最高數(shù)值位為有效數(shù)位。當(dāng)尾數(shù)用補(bǔ)碼

表示時(shí)符號(hào)位與小數(shù)點(diǎn)后第一位不相等則已為規(guī)格化數(shù)據(jù)，否則是非規(guī)格化數(shù)據(jù)。通過(guò)規(guī)格

化，可以保證運(yùn)算數(shù)據(jù)的精度。規(guī)格化中通常采用向左規(guī)格化，即尾數(shù)每左移一位，階碼減

1,直至規(guī)格化完成。

第三章存儲(chǔ)系統(tǒng)

SRAM：靜態(tài)半導(dǎo)體存儲(chǔ)器，可隨機(jī)讀寫，其存儲(chǔ)的數(shù)據(jù)表示為晶體三極管構(gòu)成的雙穩(wěn)態(tài)電

路的電平，存儲(chǔ)數(shù)據(jù)穩(wěn)定，不需刷新。

DRAM：動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器，它利用電容存儲(chǔ)電荷的特性來(lái)存儲(chǔ)數(shù)據(jù)，可以提高存儲(chǔ)器芯片

的存儲(chǔ)容量，但必須不斷地刷新每個(gè)存儲(chǔ)單元中存儲(chǔ)的信息0

快閃存儲(chǔ)器：它屬于電可擦寫可編程只讀存儲(chǔ)器。其存儲(chǔ)單元結(jié)構(gòu)與EEPROM類似，只是

存儲(chǔ)單元的氧化層較薄，且有更好的電可擦性能。

多體交*存儲(chǔ)器：由多個(gè)相互獨(dú)立、容量相同的存儲(chǔ)體構(gòu)成，每個(gè)存儲(chǔ)體都有各自的讀寫電

路、地址寄存器和數(shù)據(jù)寄存器，各自以等同的方式與CPU傳遞信息。CPU可以在一個(gè)存儲(chǔ)

周期內(nèi)連續(xù)訪問(wèn)多個(gè)存儲(chǔ)體。

相聯(lián)存儲(chǔ)器：一種按內(nèi)容訪問(wèn)的存儲(chǔ)器，，每個(gè)存儲(chǔ)單元有匹配電路，可用于cache中查找

數(shù)據(jù)。固件：固化在硬件中（如寫入ROM）的固定不變的常用軟件。

EDODRAM：增強(qiáng)數(shù)據(jù)輸出動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，采用快速頁(yè)面訪問(wèn)模式，并增加了一個(gè)數(shù)

據(jù)鎖存器以提高數(shù)據(jù)傳輸速率。

存儲(chǔ)芯片由存儲(chǔ)體、讀寫電路、地址譯碼和控制電路等組成。

存儲(chǔ)芯片并聯(lián)的目的是為了位擴(kuò)展,串聯(lián)的目的是為了字節(jié)單元擴(kuò)展。

訪問(wèn)存儲(chǔ)器的速度指標(biāo)：訪問(wèn)時(shí)間、訪問(wèn)周期、帶寬。

訪存局部性規(guī)律：程序?qū)Υ鎯?chǔ)空間的90%的訪問(wèn)局限于存儲(chǔ)空間的10%的區(qū)域中，而另外

10%的訪問(wèn)則分布在存儲(chǔ)空間的其余90%的區(qū)域中。

地址映射：采用虛擬存儲(chǔ)技術(shù)執(zhí)行程序時(shí)，必須把邏輯地址映射到主存儲(chǔ)器的物理地址空間

上，稱為地址映射。

存儲(chǔ)器周期：從一次啟動(dòng)存儲(chǔ)器操作到操作完成后可啟動(dòng)下一次操作的時(shí)間。

帶寬：存儲(chǔ)器在連續(xù)訪問(wèn)時(shí)的數(shù)據(jù)吞吐速率。從啟動(dòng)訪問(wèn)存儲(chǔ)器的操作到操作完成的時(shí)間。

命中：訪問(wèn)主:存的數(shù)據(jù)或代碼存在于cache中的情形稱為命中。

主存與CACHE之間的映象方式：有直接映象、全相聯(lián)印象、組相聯(lián)印象三種。

直接映象是指主存儲(chǔ)器中的每個(gè)塊只能夠映象到CACHE中唯一一個(gè)指定塊的地址映象方式。

全相聯(lián)映象是指每個(gè)主存塊都能夠映象到任一CACHE塊的地址映象方式.

組相聯(lián)印象是直接映象和全相聯(lián)映象兩種方式的結(jié)合，它將存儲(chǔ)空間分成若干組，在組間直

接映象方式，而在組內(nèi)使用全相聯(lián)印象方式。

CACHE的替換策略：隨機(jī)法是用一個(gè)隨機(jī)數(shù)產(chǎn)生器產(chǎn)生一個(gè)隨機(jī)的替換塊號(hào)；先進(jìn)先出法是

替換最早調(diào)入的存儲(chǔ)單元；近期最少用法替換近期最少使用的存儲(chǔ)。

CACHE的更新策略：寫操作CACHE命中時(shí)，CACHE更新策略有兩種：①寫直達(dá)法：將內(nèi)容

同時(shí)寫入CACHE和主存。②寫回法：將內(nèi)容只寫入CACHE,當(dāng)CACHE數(shù)據(jù)被替換出去才寫

回主存。

寫操作CACHE不命中時(shí)，更新策略有兩種：①按寫分配法：當(dāng)CACHE不命中時(shí)將該地址對(duì)

應(yīng)的塊從主存調(diào)入CACHEo②當(dāng)CACHE不命中時(shí)將該地址對(duì)應(yīng)的塊不從主存調(diào)入CACHE（.

虛擬存儲(chǔ)器的管理方式：頁(yè)式虛擬存儲(chǔ)器是把虛擬存儲(chǔ)空間和實(shí)際存儲(chǔ)空間等分成固定容

量的頁(yè)，各虛擬頁(yè)可裝入中不同的實(shí)際頁(yè)面位置；段式虛擬存儲(chǔ)器是將主存按段分配，段長(zhǎng)

度不固定，由OS為程序分配各段；段頁(yè)式是前兩種的結(jié)合，它將存儲(chǔ)空間按邏輯模塊分段

再分成若干頁(yè)通過(guò)段表和頁(yè)表進(jìn)行訪存。

頁(yè)表的作用：是反映邏輯頁(yè)號(hào)和物理頁(yè)號(hào)的對(duì)應(yīng)關(guān)系，用于實(shí)現(xiàn)虛實(shí)地址的變換。

頁(yè)表由與邏輯頁(yè)相同數(shù)量的及單元構(gòu)成，每個(gè)單元包含有裝入位和物理頁(yè)號(hào)。

裝入位表示相應(yīng)的邏輯頁(yè)是否在主存中，若在則物理頁(yè)號(hào)表示在哪一個(gè)物理頁(yè)中。

提高存儲(chǔ)器工作速度：①芯片技術(shù)：快速頁(yè)式動(dòng)態(tài)存儲(chǔ)器（FPMDRAM）、同步型動(dòng)態(tài)存儲(chǔ)

器SDRAM、相聯(lián)存儲(chǔ)器；②結(jié)構(gòu)技術(shù)：增加存儲(chǔ)器的數(shù)據(jù)寬度、采用多體交*存儲(chǔ)器。

第四章指令系統(tǒng)

指令：是計(jì)算機(jī)硬件能夠識(shí)別并直接執(zhí)行的操作命令，又稱機(jī)器指令。

操作碼：指令中指定操作類型的代碼。

地址碼：指令中指定操作數(shù)的字段。

助記符：用一些比較容易記憶的文字符號(hào)來(lái)表示指令中的代碼和操作數(shù)。

堆棧：是一種按LIFO順序進(jìn)行訪問(wèn)的存儲(chǔ)區(qū)。尋址方式：隱含尋址、立即數(shù)尋址、寄存器

尋址、直接尋址、寄存器間接尋址、存儲(chǔ)器間接尋址、相對(duì)尋址、變址和基址尋址、復(fù)合尋

址方式。

指令系統(tǒng)：計(jì)算機(jī)中各種指令的集合，或指令集。指令類型：數(shù)據(jù)傳送、算術(shù)運(yùn)算、邏輯運(yùn)

算、程序流控、10操作、堆棧操作、字符串處理、系統(tǒng)指令。

RISC的特點(diǎn)：優(yōu)點(diǎn)：RISC技術(shù)簡(jiǎn)化了指令系統(tǒng)，以寄存器一寄存器方式工作，采用流水方

式，從而可在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行完畢，使用較多的寄存器以減少訪存，絕大部分指令采用

組合電路實(shí)現(xiàn)。缺點(diǎn)：指令功能簡(jiǎn)單使得程序代碼較長(zhǎng)，占用了較多的存儲(chǔ)器空間。

轉(zhuǎn)子指令行過(guò)程：①將下一條指令的地址（PC的值）存放在一個(gè)臨時(shí)存儲(chǔ)位置，以便于子

程序返回時(shí)取出這個(gè)地址，繼續(xù)執(zhí)行下一條指令；②將子程序的起始地址裝入PC中，這樣

取指令時(shí)將讀取子程序中的指令。

子程序的最后一條指令一般是一條返I可指令，它將存放在臨時(shí)存儲(chǔ)位置的指令地址取出，放

回PC,這樣程序就返回原程序了。

基址與變址的區(qū)別：基址尋址用于程序定位，一般由硬件或0S完成。而變址尋址是面向用

戶的，用于對(duì)一級(jí)數(shù)據(jù)進(jìn)行訪問(wèn)等。

相對(duì)尋址的特點(diǎn)：操作數(shù)的地址是程序計(jì)數(shù)器PC的值加上偏移量形成的，是一種特殊的變

址尋址方式，偏移量用補(bǔ)碼表示，可正可負(fù)。相對(duì)尋址可用較短的地址碼訪問(wèn)內(nèi)存。

第五章控制器

CPU的基本功能：指令控制；操作控制；數(shù)據(jù)運(yùn)算；異常處理和中斷處理。

控制器的功能：從內(nèi)存中取指令，并計(jì)算下?條指令在內(nèi)存中的地址；對(duì)指令進(jìn)行譯碼，產(chǎn)

生相應(yīng)的操作控制信號(hào)；控制指令執(zhí)行的步驟和數(shù)據(jù)流動(dòng)的方向。

CPU寄存器類型：指令寄存器IR；程序計(jì)數(shù)器PC；數(shù)據(jù)寄存器DR；地址寄存器AR：狀態(tài)

寄存器SR。

硬件連線方式:是用一個(gè)時(shí)序電路產(chǎn)生時(shí)間控制信號(hào)，采用組合邏輯電路實(shí)現(xiàn)各種控制功能。

微程序方式：采用存儲(chǔ)邏輯實(shí)現(xiàn)，即用一個(gè)存儲(chǔ)在ROM中的微程序產(chǎn)生控制信號(hào)。

指令周期：從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間。

機(jī)器周期：是指令執(zhí)行中每一步操作所需要的時(shí)間。

時(shí)鐘周期：是計(jì)算機(jī)主頻的周期。

單總線運(yùn)算指令周期的執(zhí)行過(guò)程：①送指令地址；②計(jì)算下一條指令的地址；③讀入指令；

④把一個(gè)源操作數(shù)寄存器中的數(shù)據(jù)送到運(yùn)算器中；⑤把另一個(gè)源操作數(shù)寄存器中的數(shù)據(jù)送到

運(yùn)算器；⑥把結(jié)果送到指令指定的寄存器。

條件轉(zhuǎn)移指令的三種安排方法：條件碼方法；條件寄存器方法；比較與轉(zhuǎn)移方法。轉(zhuǎn)移指令

的執(zhí)行過(guò)程：①取指令；②指令譯碼；③計(jì)算地址。

組合電路的硬連線控制器的構(gòu)成：時(shí)鐘源、環(huán)形脈沖發(fā)生器、控制信號(hào)的編碼/譯碼邏輯電

路。

微程序控制器的構(gòu)成：控制存儲(chǔ)器、微指令寄存器WR、微地址寄存器以AR、地址轉(zhuǎn)移邏輯

等。

微程序：存儲(chǔ)在控制存儲(chǔ)器中的完成指令功能的程序，由微指令組成。

微指令：控制器存儲(chǔ)的控制代碼，分為操作控制部分和順序控制部分。

微地址：微指令在控制存儲(chǔ)器中的存儲(chǔ)地址。

相容性微操作：在同時(shí)或同一個(gè)CPU周期內(nèi)可以并行執(zhí)行的微操作。

相斥性微操作：不能在同時(shí)或不能在同一個(gè)CPU周期內(nèi)并行執(zhí)行的微操作。

微指令的編碼方法：直接表示法；編碼表示法；混合表示法。

產(chǎn)生后繼微地址的方式：計(jì)數(shù)器方式；斷定方式；結(jié)合方式。

水平型微指令：一次能定義并執(zhí)行多個(gè)并行操作控制信號(hào)的微指令。

垂直型微指令：采用微操作碼編碼法，由微操作碼規(guī)定微指令的功能。包括微操作碼、源部

件號(hào)、目標(biāo)部件號(hào)、下一微指令地址。

指令傳真：是?種獲得機(jī)器軟件兼容的方法，是使得已有的軟件能夠在新型的計(jì)算機(jī)中繼續(xù)

運(yùn)行。

指令模擬：在一種計(jì)算機(jī)上用軟件來(lái)解釋另一種計(jì)算機(jī)的指令。

微程序控制器的特點(diǎn)：與硬連線控制器比較，具有規(guī)整性，可維護(hù)性的優(yōu)點(diǎn)，是一種用軟件

設(shè)計(jì)方法來(lái)設(shè)計(jì)硬件的技術(shù)，可實(shí)現(xiàn)復(fù)雜指令的操作控制，且極其靈活性，可方便地嗇和修

改指令。

第六章系統(tǒng)總線

總線：一組可由多個(gè)部件分時(shí)共享的信息傳輸線。

總線的物理特性包括：物理連接方式、連線的類型、連線的數(shù)量、接插件的形狀尺寸、引腳

線的排列方式。

總線的功能特性包括：功能層次、資源類型、信息傳遞類型、信息傳遞方式和控制方式。

總線的電氣特性包括：信號(hào)傳遞方向、信號(hào)的時(shí)序特征、電平特征。

總線電平信號(hào)的表示方式：?jiǎn)味朔绞剑靡粭l信號(hào)線和一條公共接地線來(lái)傳遞信號(hào)。高電平

表示1，低電平表示0。

差分方式采用兩條信號(hào)線互補(bǔ)傳輸信號(hào)，即兩條線都傳輸信號(hào)，但兩條線上的信號(hào)是電平

相反的。差分方式具有抗干擾能力強(qiáng)的特點(diǎn)，可提高數(shù)據(jù)傳輸速度或增加總線的長(zhǎng)度。

傳輸方式：串行、并行、復(fù)合、消息。

串行傳輸：數(shù)據(jù)的傳輸在一條線路上按位進(jìn)行。

并行傳輸：所有的數(shù)據(jù)位同時(shí)傳輸。

復(fù)合傳輸：是一種總線復(fù)用的傳輸方式，它使不同的信號(hào)在同一條信號(hào)線上傳輸。

消息傳輸：是將總線需要傳送的數(shù)據(jù)信息、地址信息和控制信息等組成一個(gè)固定的數(shù)據(jù)結(jié)構(gòu)

以猝發(fā)方式進(jìn)行傳輸。

碼元：攜帶數(shù)據(jù)信息的信號(hào)單元。

波特率：每秒鐘通過(guò)信道傳輸?shù)拇a元數(shù)。

比特率：每秒鐘通過(guò)信道傳輸?shù)男畔⒘俊?/p>

猝發(fā)式數(shù)據(jù)傳輸：在一個(gè)總線周期傳輸存儲(chǔ)地址連續(xù)的多個(gè)數(shù)據(jù)字。

總線協(xié)議：規(guī)定了實(shí)現(xiàn)總線數(shù)據(jù)傳輸?shù)亩〞r(shí)規(guī)則。

同步通信：所有的設(shè)備都從一個(gè)公共的時(shí)鐘信號(hào)中獲得定時(shí)信息。

異步通信：使用一個(gè)在CPU和設(shè)備之間的“握手”信號(hào)，去除了公共的時(shí)鐘信號(hào)，從而使

得操作變成異步的。非互鎖、半互鎖、全互鎖。

主設(shè)備：獲得總線控制權(quán)的設(shè)備。

從設(shè)備：被主設(shè)備訪問(wèn)的設(shè)備。

總線事務(wù)：從請(qǐng)求總線到完成總線使用的操作序列。

總線訪問(wèn)延遲：是主設(shè)備為獲得總線控制權(quán)而等待的時(shí)間。

總線周期：是主設(shè)備占用總線的時(shí)間。

總線裁決方式：決定總線由哪個(gè)設(shè)備進(jìn)行控制的方式。集中式控制將總線的控制功能用一個(gè)

專門的部件實(shí)現(xiàn),這個(gè)部件可以位于連接在總線的某個(gè)設(shè)備匕鏈?zhǔn)讲樵儭⒂?jì)數(shù)器定時(shí)查詢、

獨(dú)立請(qǐng)求方式。

菊花鏈方式：各申請(qǐng)總線的設(shè)備合用條總線作為請(qǐng)求信號(hào)線，而總線控制設(shè)備的響應(yīng)信號(hào)

線則串接在各設(shè)備間。

獨(dú)立請(qǐng)求方式：集中式總線裁決方式之一,每一個(gè)設(shè)備都有一個(gè)獨(dú)立的總線請(qǐng)求信送到總線

控制器，控制器也給各設(shè)備分別發(fā)送一個(gè)總線響應(yīng)信號(hào)。

計(jì)數(shù)器定時(shí)查詢方式：集中式總線裁決方式之一，設(shè)備要求使用總線時(shí)通過(guò)條公用請(qǐng)求線

發(fā)出，總線控制器按計(jì)數(shù)器的值對(duì)各設(shè)備進(jìn)行查詢。

總線接口：是總線設(shè)備與總線的連接界面。

系統(tǒng)總線接口：是CPU、內(nèi)存、外圍設(shè)備之間的連接的邏輯部件。

系統(tǒng)總線接口的基本功能：控制；數(shù)據(jù)緩存；狀態(tài)設(shè)置；數(shù)據(jù)轉(zhuǎn)換；整理；程序中斷。

串行數(shù)據(jù)位格式：起始位、數(shù)據(jù)位、檢驗(yàn)位、結(jié)束位、空閑位。

指定位：指定一個(gè)二進(jìn)制位在傳輸線上占用的時(shí)間長(zhǎng)度，它是由同步脈沖來(lái)體現(xiàn)的。

通用異步接收/發(fā)送器UART：由接收器、發(fā)送器、控制電路、狀態(tài)寄存器組成。

并行總線接口包括：系統(tǒng)時(shí)鐘驅(qū)動(dòng)器、電壓控制模塊、總線主設(shè)備、總線從設(shè)備、總線請(qǐng)求

部件、中斷處理部件、總線仲裁器、中斷部件。

UART中出錯(cuò)標(biāo)志：1奇偶錯(cuò)誤，表示在接收時(shí)收到的每一個(gè)字符的1的個(gè)數(shù)不符合要求。2

幀錯(cuò)誤，表示接收到的字符格式不符合規(guī)定。3溢出錯(cuò)誤，表示緩沖寄存器已經(jīng)滿了不能接

收新的數(shù)據(jù)，到達(dá)的數(shù)據(jù)將丟失。

UART工作過(guò)程：接收時(shí),由串行輸入端來(lái)的串行數(shù)據(jù)先進(jìn)行移位寄存器，然后并行地輸入

到緩沖寄存器，從而將并行數(shù)據(jù)由數(shù)據(jù)總線傳輸?shù)紺PU；發(fā)送時(shí),CPU的數(shù)據(jù)先送到發(fā)送器

的緩沖寄存器，然后送到移位寄存器，由串行輸出端一位一位地串行輸出。在工作時(shí),接收

器部分始終監(jiān)視著串行輸入端線，當(dāng)發(fā)現(xiàn)?個(gè)起始位時(shí)，就開始了?個(gè)新字符的接收過(guò)程。

提高總線速度的措施：從物理層次:1增加總線寬度；2增加傳輸?shù)臄?shù)據(jù)長(zhǎng)度；3縮短總線

長(zhǎng)度；4降低信號(hào)電平；5采用差分信號(hào)；6采用多條總線。從邏輯層次:1簡(jiǎn)化總線傳輸

協(xié)議；2采用總線復(fù)用技術(shù)；3采用消息傳輸協(xié)議。

PCI總線的層次:局部總線、PCI總線、10總線。

PCI定義了三個(gè)物理地址空間：內(nèi)存地址空間、10地址空間、配置地址空間。

第7章外圍設(shè)備

磁盤訪問(wèn)：指從發(fā)出讀寫命令，磁頭從某一起始位置移動(dòng)到新的記錄位置，到開始從盤片讀

出或?qū)懭胄畔⑺ǖ臅r(shí)間=尋道時(shí)間+旋轉(zhuǎn)延遲+控制延遲+數(shù)據(jù)傳輸時(shí)間。

尋道：指將磁頭定位到所要求的磁道上所需的時(shí)間。

旋轉(zhuǎn)延遲：是找道完成后到磁道上需要訪問(wèn)的信息到達(dá)磁頭的時(shí)間。

平均旋轉(zhuǎn)延遲：是磁盤旋轉(zhuǎn)半周的時(shí)間，也稱磁盤的尋址時(shí)間。數(shù)據(jù)傳輸時(shí)間取決于讀扇區(qū)

數(shù)據(jù)忖間和傳輸數(shù)據(jù)時(shí)間，等于兩者的最大值。

磁盤數(shù)據(jù)傳輸率=轉(zhuǎn)速/秒*每道容量

第8章輸入輸出系統(tǒng)

外設(shè)尋址方法：統(tǒng)一編址法、單獨(dú)編址法。統(tǒng)一編址法：將。設(shè)備中的控制寄存器、數(shù)據(jù)

寄存器、狀態(tài)寄存器和內(nèi)存單元聯(lián)合在一起編排地址。

單獨(dú)編址法：采用專門的控制信號(hào)進(jìn)行10操作，內(nèi)存的地址空間和10設(shè)備的地址空間是分

開的，需要使用專門的10指令。

外設(shè)的定時(shí)方式：異步應(yīng)答方式、同步定時(shí)方式。

數(shù)據(jù)傳送方式：程序控制方式（程序查詢和中斷方式）、DMA方式、通道方式。

程序查詢方式的操作過(guò)程：輸入：1CPU把一個(gè)地址值放在地址總線上，選擇某一輸入設(shè)備；

2CPU等待輸入設(shè)備的數(shù)據(jù)成為有效；3CPU從數(shù)據(jù)總線輸入數(shù)據(jù)，放在寄存器中。

輸出：1CPU把一個(gè)地址值放在地址總線上，選擇某一輸出設(shè)備；2CPU把數(shù)據(jù)放在數(shù)據(jù)總線

上；3輸出設(shè)備認(rèn)為數(shù)據(jù)有效，將數(shù)據(jù)取走。

中斷請(qǐng)求信號(hào)：由外設(shè)發(fā)出的信號(hào)。

中斷：是一種在發(fā)生了一個(gè)外部的事件時(shí)調(diào)用相應(yīng)的處理程序的過(guò)程，這個(gè)過(guò)程中包括了程

序的返回。

中斷響應(yīng)過(guò)程：1關(guān)中斷；2保存現(xiàn)場(chǎng)信息；3識(shí)別發(fā)出中斷的設(shè)備，判別中斷條件，以確

定中斷服務(wù)程序的入口地址；4執(zhí)行中斷服務(wù)程序；5從中斷服務(wù)程序返回；6開中斷，繼

續(xù)執(zhí)行原程序。

中斷向量：由發(fā)出中斷請(qǐng)求的設(shè)備通過(guò)輸入輸出總線主動(dòng)向CPU發(fā)出一個(gè)識(shí)別代碼。

中斷裁決機(jī)制：輪詢、菊花鏈、獨(dú)立請(qǐng)求。

單重中斷方式：CPU在處理一個(gè)中斷時(shí)禁止其它中斷的方式。

多重中斷方式：CPU在處理一個(gè)中斷期間允許被其它中斷打斷。

多重中斷系統(tǒng)中，CPU響應(yīng)的步驟：1關(guān)中斷；2保存現(xiàn)場(chǎng)信息；3判別中斷條件，確定中

斷源；4開中斷；5執(zhí)行中斷服務(wù)程序；6關(guān)中斷；7恢復(fù)現(xiàn)場(chǎng)信息，包括PC的值；8開中

斷，繼續(xù)執(zhí)行原程序。

中斷方式的接口控制器功能：能向CPU發(fā)出中斷請(qǐng)求信號(hào)；能實(shí)現(xiàn)CPU對(duì)中斷請(qǐng)求允許或

禁止的控制；能使中斷請(qǐng)求參加優(yōu)先級(jí)排隊(duì)；能發(fā)出中斷向量提供引導(dǎo)CPU在響應(yīng)中斷請(qǐng)

求后轉(zhuǎn)入相應(yīng)服務(wù)程序的地址。

內(nèi)部中斷：是由CPU的某種內(nèi)部因素引起的，稱為自陷。

外部中斷：是由中斷信號(hào)引起的中斷。

軟件中斷：由自陷指令引起的中斷，用于調(diào)用0S服務(wù)程序。

中斷源分析：是根據(jù)不同的中斷請(qǐng)求生成不同的中斷向量或中斷程序入口地址，使中斷的處

理交由系統(tǒng)中斷服務(wù)軟件進(jìn)行進(jìn)一步的處理。

DMA方式：直接依*硬件實(shí)現(xiàn)主存與外設(shè)之間的數(shù)據(jù)直接傳輸，傳輸過(guò)程本身不需CPU程

序干預(yù)。

DMA傳輸過(guò)程：傳輸前預(yù)處理、數(shù)據(jù)傳輸、傳送后處理。

DMA預(yù)處理：由CPU執(zhí)行兒條10指令，測(cè)試設(shè)備狀態(tài)，向DMA控制器的設(shè)備地址寄存器

中送入設(shè)備號(hào)并啟動(dòng)設(shè)備，同時(shí)向內(nèi)存地址計(jì)數(shù)器中送入起始地址，向字節(jié)計(jì)數(shù)器中送入交

換的數(shù)據(jù)個(gè)數(shù)。

DMA后處理：傳輸完成后向CPU發(fā)出中斷請(qǐng)求，一旦DMA的中斷請(qǐng)求得到響應(yīng)，CPU停

止主程序的執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序，做一些DMA的結(jié)束工作，包括校驗(yàn)送入傳輸?shù)?/p>

數(shù)據(jù)、繼續(xù)用DMA傳輸或停止DMA工作。

DMA數(shù)據(jù)傳輸?shù)幕静僮鳎?從外圍設(shè)備發(fā)出I。請(qǐng)求；2CPU響應(yīng)請(qǐng)求，DMA控制器從CPU

接管總線控制：3由DMA控制器對(duì)內(nèi)存尋址，并執(zhí)行數(shù)據(jù)傳輸操作；DMA控制器向CPU報(bào)

告操作的結(jié)束。

DMA訪問(wèn)裁決方法：CPU等待DMA的操作、DMA乘存儲(chǔ)器空閑時(shí)訪問(wèn)、CPU與DMA交替

訪問(wèn)存儲(chǔ)器。

DMA組成：地址計(jì)數(shù)器、字計(jì)數(shù)器、數(shù)據(jù)寄存器、控制邏輯、標(biāo)志寄存器。CPU啟動(dòng)DMA

的步驟：1測(cè)試設(shè)備狀態(tài)；2寫存儲(chǔ)器地址計(jì)數(shù)器；3寫字?jǐn)?shù)計(jì)數(shù)器；4啟動(dòng)DMA控制邏輯。

通道：是個(gè)具有輸入輸出處理器控制的10部件。

選擇通道：它與設(shè)備之間的傳輸一直維持到設(shè)備請(qǐng)求的傳輸完成為止，然后為其它外圍設(shè)備

傳輸數(shù)據(jù)。

數(shù)據(jù)寬度是可變的，通道中包含一個(gè)保存IO數(shù)據(jù)傳輸所需的參數(shù)寄存器。

數(shù)組多路通道：以數(shù)組為單元在若干高速傳輸操作之間進(jìn)行交*復(fù)用。

字節(jié)多路通道：用于連接多個(gè)慢速的和中速的設(shè)備，這些設(shè)備的數(shù)據(jù)傳送以字節(jié)為單位。字

節(jié)交*模式、猝發(fā)模式。

字節(jié)多路通道與數(shù)組多路通道的區(qū)別：首先數(shù)組多路通道允許多個(gè)設(shè)備同時(shí)工作，但只允

許一個(gè)設(shè)備進(jìn)行傳輸型操作，而其它設(shè)備進(jìn)行控制型操作；字節(jié)多路通道不僅允許多個(gè)設(shè)備

操作，而且允許它們同時(shí)進(jìn)行傳輸型操作。其次，數(shù)組多路通道與設(shè)備之間的數(shù)據(jù)傳送的基

本單位是數(shù)據(jù)塊，通道必須為一個(gè)設(shè)備傳送完一個(gè)數(shù)據(jù)塊以后才能為別的設(shè)備傳送數(shù)據(jù)，而

字節(jié)多路通道與設(shè)備之間的數(shù)據(jù)傳送基本單位是字節(jié)，各設(shè)備之間的數(shù)據(jù)傳送是以字節(jié)為單

位交替進(jìn)行的。

通道的功能：1接受CPU的10操作指令，按指令要求控制外圍設(shè)備；2從內(nèi)存中讀取通道

程序，并執(zhí)行，即向設(shè)備控制器發(fā)送各種命令；3組織和控制數(shù)據(jù)在內(nèi)存與外設(shè)之間的傳送

操作；4讀取外設(shè)的狀態(tài)信息，形成整個(gè)通道的狀態(tài)信息，提供給CPU或保存在內(nèi)存中；5

向CPU發(fā)出10操作中斷請(qǐng)求，將外圍設(shè)備的中斷請(qǐng)求和通道本身的中斷請(qǐng)求按次序報(bào)告CPU。

DMA控制方式的特點(diǎn)：優(yōu)點(diǎn)是傳輸速度快，適合于成批數(shù)據(jù)傳送，只在傳送開始和結(jié)束時(shí)

需要CPU參與，數(shù)據(jù)傳送過(guò)程中無(wú)須CPU干預(yù)，提高了CPU的效率。

附南昌航空大學(xué)2008—2009學(xué)年計(jì)算機(jī)組成原理期末試卷兩套（A、B卷）以及一些其他院

校的復(fù)習(xí)考試資料，僅供大家臨考前抱抱，佛腳靈不靈，靠大家運(yùn)氣啦。

南昌航空大學(xué)2008-2009學(xué)年第1學(xué)期期末考試

課程名稱:計(jì)算機(jī)組成與結(jié)構(gòu)AA卷

—.基本題（共50分）

1.現(xiàn)代計(jì)算機(jī)系統(tǒng)如何進(jìn)行多級(jí)劃分？這種分級(jí)觀點(diǎn)對(duì)計(jì)算機(jī)設(shè)計(jì)會(huì)產(chǎn)生什么影

響？（10分）

答:現(xiàn)代計(jì)算機(jī)系統(tǒng)劃分為五個(gè)層次：（1）第一級(jí)是微程序設(shè)計(jì)級(jí)，是一個(gè)實(shí)在的硬件級(jí)，

由機(jī)器硬件直接執(zhí)行微指令；（2）第二級(jí)是一般機(jī)器級(jí)，也稱為機(jī)器語(yǔ)言級(jí)，它由程序解釋

機(jī)器指令系統(tǒng)；（3）第三級(jí)是操作系統(tǒng)級(jí)，它由操作系統(tǒng)實(shí)現(xiàn)；（4）第四級(jí)是匯編語(yǔ)言級(jí)，

它給程序人員提供一種符號(hào)形式語(yǔ)言，以減少程序編寫的復(fù)雜性，提高程序的可讀性；（5）

第五級(jí)是高級(jí)語(yǔ)言級(jí)，它是面向用戶的，方便用戶編寫應(yīng)用程序。

這種分級(jí)觀點(diǎn)的好處是：對(duì)于掌握計(jì)算機(jī)是如何組成的提供了一種好的結(jié)構(gòu)和體制，便

于讀者理解；同時(shí)用這種觀點(diǎn)來(lái)設(shè)計(jì)計(jì)算機(jī)對(duì)保證產(chǎn)生一個(gè)良好的系統(tǒng)結(jié)構(gòu)也是很有幫助的。

2.已知x和y,用變形補(bǔ)碼計(jì)算x+y,同時(shí)指出結(jié)果是否溢出。（16分）

（1）x=+0.1101y=+0.1001（2）x=-0.1100y=-0.1000

解：（1）[x]*卜=00.1101,[y]*卜=00.1001（8分）

[xL卜00.1101

+[y]".00.1001

01.0110

雙符號(hào)位為“01”，表示已溢出，即結(jié)果大于+1。

（2）[*]補(bǔ)=11.0100,1000（8分）

H11.0100

+[y],11.1000

10.1100

雙符號(hào)位為“10”，表示已溢出，即結(jié)果小于一1。

3.比較通道、DMA、中斷三種基本I/O方式的異同點(diǎn)。（10分）

答:CPU管理外圍設(shè)備主要有程序查詢方式、查詢中斷方式、直接內(nèi)存訪問(wèn)（DMA）訪問(wèn)方

式和通道方式。上述三種I/O方式計(jì)算機(jī)信息交換的主要方式。

（1）通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了

CPU的工作效率。

（2）DMA方式：數(shù)據(jù)傳送速度很高，傳送速率僅受到內(nèi)存訪問(wèn)時(shí)間的控制。需要更多硬

件，適合內(nèi)存和高速外設(shè)之間大批數(shù)據(jù)交換的場(chǎng)合。

（3）中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即執(zhí)行，節(jié)省了CPU

的時(shí)間開銷，但硬件結(jié)構(gòu)稍微復(fù)雜一些。

4.微程序控制器組成原理框圖如下，簡(jiǎn)述各部件的功能及微程序控制器對(duì)指令的譯

碼過(guò)程。（14分）

答：（1）微程序控制器主要包括控制存儲(chǔ)器、微指令寄存器、地址轉(zhuǎn)移邏輯和位地址寄

存器等4大部分。各部件的功能如下：（7分）

控制存儲(chǔ)器：用來(lái)存放實(shí)現(xiàn)全部指令系統(tǒng)的微程序，是種只讀存儲(chǔ)器。

微指令寄存器：用來(lái)存放由控制存儲(chǔ)器讀出的一條微指令信息。

地址轉(zhuǎn)移邏輯：用來(lái)自動(dòng)完成修改位地址的任務(wù)。

位地址寄存器：用來(lái)存放下一條要取出的微指令的微地址。

（2）微程序?qū)χ噶钭g碼的過(guò)程如下：（7分）

根據(jù)指令寄存器IR中0P部分，在地址轉(zhuǎn)移邏輯的控制下找到該指令對(duì)應(yīng)的微程序入口

地址，將該地址送給微地址寄存器；根據(jù)微地址寄存器中的地址經(jīng)過(guò)微地址譯碼后，在控制

存儲(chǔ)器的對(duì)應(yīng)單元中取出相應(yīng)的微指令送給微命令寄存器，微命令寄存器中控制字段產(chǎn)生相

應(yīng)的微命令信號(hào)；此時(shí)如果沒(méi)有發(fā)生地址轉(zhuǎn)移，微指令寄存器指向下?條微指令。如果有地

址轉(zhuǎn)移情況，地址轉(zhuǎn)移邏輯通過(guò)判別測(cè)試字段P和執(zhí)行部件的“狀態(tài)條件”反饋信息，生成

新的邏輯地址，并送給微地址寄存器，修改其當(dāng)前的邏輯地址。

二.計(jì)算題（共25分）

1.設(shè)有浮點(diǎn)數(shù)X=2-5X0.011001：L,y-23X（-0.1110010）,階碼用4位補(bǔ)碼表示，

尾數(shù)（含符號(hào)位）用8位補(bǔ)碼表示。求[xX力浮。要求用補(bǔ)碼完成尾數(shù)乘法運(yùn)算，

運(yùn)算結(jié)果尾數(shù)保留高8位（含符號(hào)位），并用尾數(shù)低位字長(zhǎng)的值處理舍入操作。

（15分）

[解:]階碼采用雙符號(hào)位，尾數(shù)補(bǔ)碼采用單符號(hào)位，則有：（3分）

[Mx卜卜=0.0110011,[My卜卜=1.0001110,

[￡x]w.=11011,[￡y]^=00011,

[^]?=11011,0.0110011,[y]j?=00011,1.0001110

（1）求階碼和:（3分）

[Ex+Ey]tt=[Fx],b+[Ey]#=11011+00011=11110

⑵尾數(shù)乘法運(yùn)算：（3分）

可采用補(bǔ)碼陣列乘法器實(shí)現(xiàn)，即有

[Mx]#X[My]?=[0.0110011]ttX[1.0001110]tt=[1.1010010,1001010卜卜

⑶規(guī)格化處理：（3分）

乘積尾數(shù)符號(hào)位與最高數(shù)值位符號(hào)相同，不是規(guī)格化的數(shù)，需要左規(guī)，階碼

變?yōu)?1101（-3）,尾數(shù)變?yōu)椋?.0100101,OOlOlOOo

（4）舍入處理：（3分）

尾數(shù)為負(fù)數(shù)，取尾數(shù)高位字長(zhǎng)，按舍入規(guī)則，舍去低位字長(zhǎng)，故尾數(shù)為

1.0100101o最終相乘結(jié)果為：［xy山=11101,1.0100101

2.設(shè)有一個(gè)具有20位地址和32位字長(zhǎng)的存儲(chǔ)器，問(wèn)：（共10分）

（1）該存儲(chǔ)器能存儲(chǔ)多少字節(jié)的信息？（4分）

（2）如果存儲(chǔ)芯片由512Kx8位SRAM芯片組成，需要多少片？（4分）

（3）需要多少位的地址作芯片選擇？（2分）

解：（1）存儲(chǔ)器的容量：（4分）

（220X32）/8=4MB

（2）需要芯片的數(shù)量：

（1024KX32）/（512KX8）=2X4=8片

（3）由于片選信號(hào)每次選中4片，8片需要兩個(gè)片選信號(hào)，故需要1位地址用

作芯片選擇。（2分）

三.分析與設(shè)計(jì)題（共25分）

1.設(shè)計(jì)題。（10分）

設(shè)某機(jī)器字長(zhǎng)為32位，CPU有16個(gè)32位通用寄存器，設(shè)計(jì)一個(gè)能容納64種操

作的指令系統(tǒng)。如果采用通用寄存器作為基址寄存器，則RS型指令的最大尋找

空間是多大？

解：（1）指令格式：（5分）

16個(gè)通用寄存器占4位，64種操作占6位，剩下22位用于存儲(chǔ)器地址，

則指令格式如下：

|OP（6）|R⑷|D（22）

（2）采用R位基址寄存器尋址，地址=（R）+D。（5分）

當(dāng)基址最大，D也取最大值時(shí)尋址能力最大，而寄存器是32位的，故最

大地址空間是：232+222=4GB+4MB

2.分析題。（15分）

超標(biāo)量流水線結(jié)構(gòu)模型如下圖所示，分取指（F）段、譯碼（D）段、執(zhí)行段（E）和寫回

（W）段等4段。F,D,W只需?個(gè)時(shí)鐘周期完成。E段有多個(gè)功能部件，其中取/存部件

完成數(shù)據(jù)cache的訪問(wèn)，只需一個(gè)時(shí)鐘周期；加法器需2各時(shí)鐘周期；觸發(fā)器需要3個(gè)時(shí)鐘

周期，它們都已實(shí)現(xiàn)流水化。F和D段要求成對(duì)輸入，E段有內(nèi)部數(shù)據(jù)定向傳送，結(jié)果生成

即可使用。現(xiàn)有如下6條指令序列：

kLDARI,B；M（BLRI,M（B）是存儲(chǔ)器單元

I2SUBR2,RI；(R2)-(R1)/R2

l3MULR3,R4；(R3)X(R4)-R3

l4ADDR4,R5；(R4)+(R5)-R4

l5LDAR6,A；M(A)fR6,M(A)是存儲(chǔ)器單元

l6ADDR6,R7；(R6)+(R7)-R6

要求：(1)指出上述指令中，各指令間存在何種數(shù)據(jù)相關(guān)？(5分)

(2)畫出按序發(fā)射按序完成各段推進(jìn)情況圖。(5分)

(3)畫出按序發(fā)射按序完成的流水線時(shí)空?qǐng)D。(5分)

卜取指十譯碼4—執(zhí)行——寫回T

解：

(1)11與12之間有RAW相關(guān)；.與L之間有WAR相關(guān)；卜與卜之間有RAW和WAW相關(guān)。(5

分)

(2)各段推進(jìn)圖如下所示:(5分)

(3)流水線時(shí)空?qǐng)D如下所示：(5分)

南昌航空大學(xué)2008-2009學(xué)年第1學(xué)期期末考試

課程名稱:計(jì)算機(jī)組成與結(jié)構(gòu)AB卷

—.基本題(共50分)

1.馮諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是什么？它包括哪些主要組成部分？(10分)

答:馮諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是:采用存儲(chǔ)程序的方式，編好的程序和數(shù)據(jù)存放

在同一個(gè)存儲(chǔ)器中，計(jì)算機(jī)可以在無(wú)人干預(yù)的情況下自動(dòng)完成逐條取出指令和執(zhí)行指令的任

務(wù)；在機(jī)瑞內(nèi)部，指令和數(shù)據(jù)均采用二進(jìn)制碼表示，指令在存儲(chǔ)器中按順序存放。其主要組

成部分有：運(yùn)算器、控制器、存儲(chǔ)器、輸入輸出設(shè)備，以及總線。

2.已知x和y,用變形補(bǔ)碼計(jì)算x-y,同時(shí)指出結(jié)果是否溢出。(16分)

(1)x=10111y=11011(2)x=11011y=-10011

解：[x-y]產(chǎn)[x]*+[-y]M8分)

(1)[^]tt=0010111,[-y]fr=ll00101

[x]?卜0010111

+一小1100101

1111100

雙符號(hào)位為“11”，結(jié)果沒(méi)有溢出，x-y=-00100o

(2)[x]補(bǔ)=0011011,[-川,卜=0010011(8分)

[x]樸0011011

+0010011

01OHIO

雙符號(hào)位為“01”，表示已溢出,x-y=10010o

3.總線仲裁分集中式仲裁和分布式仲裁兩類。簡(jiǎn)述集中式仲裁可分為哪幾種方式？

每種方式各自的特點(diǎn)是什么？(12分)

答:集中式仲裁可分為鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器定時(shí)查詢方式和獨(dú)立請(qǐng)求方式三種，各自的

特點(diǎn)如下：

(1)鏈?zhǔn)讲樵兎绞剑嚎偩€授權(quán)信號(hào)BG串行地從個(gè)I/O接口傳送到下一個(gè)I/O接口。由近

至遠(yuǎn)依次查詢各I/O接口，一旦到達(dá)有總線請(qǐng)求的接口就不再往下查詢。顯然，崗總線仲裁

器越近的設(shè)備優(yōu)先級(jí)越高。該方式的優(yōu)點(diǎn)是：只用很少兒根線就能按?定優(yōu)先次序?qū)崿F(xiàn)總線

仲裁，且這種結(jié)構(gòu)分容易擴(kuò)充設(shè)備。缺點(diǎn)是：對(duì)詢問(wèn)鏈的電路故障很敏感，一旦第i個(gè)設(shè)備

的接口有故障，那么第i以后的設(shè)備就不能進(jìn)行工作。另外，查詢鏈的優(yōu)先級(jí)是固定的，可

能造成低優(yōu)先級(jí)的設(shè)備長(zhǎng)時(shí)間申請(qǐng)不到總線。

(2)計(jì)數(shù)器定時(shí)查詢方式：總線仲裁器接收到請(qǐng)求信號(hào)后，BS線為“0”的情況下讓計(jì)

數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址總線發(fā)向各設(shè)備。當(dāng)?shù)刂肪€上的計(jì)數(shù)值與總線請(qǐng)求設(shè)備

的地址相一致時(shí)，該設(shè)備獲得總線控制權(quán)，終止計(jì)數(shù)查詢。若每次計(jì)數(shù)從“0”開始，各設(shè)

備的優(yōu)先次序與鏈?zhǔn)讲樵兿嗤?；若從終止點(diǎn)開始計(jì)數(shù)，則各設(shè)備使用總線的優(yōu)先級(jí)相等；若

計(jì)數(shù)器的初值用程序來(lái)設(shè)定，就可以方便地改變優(yōu)先級(jí)次序。

(3)獨(dú)立請(qǐng)求方式：每一個(gè)共享總線的設(shè)備都有一對(duì)總線請(qǐng)求線BR,和總線授權(quán)線BG,。

總線仲裁器有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定優(yōu)先響應(yīng)哪個(gè)設(shè)備請(qǐng)求。該方式的

優(yōu)點(diǎn)是：響應(yīng)時(shí)間快，且對(duì)優(yōu)先次序的控制相當(dāng)靈活。

4.簡(jiǎn)述中斷處理過(guò)程。（12分）

答：中斷處理過(guò)程如F：

（1）當(dāng)CPU執(zhí)行完一條現(xiàn)行指令時(shí)，如果外設(shè)向CPU發(fā)出中斷請(qǐng)求，那么CPU在滿足響應(yīng)

條件的情況下，將發(fā)出中斷響應(yīng)信號(hào)，與此同時(shí)關(guān)閉中斷（“中斷屏蔽觸發(fā)器”置"1”）,

表示CPU不再接收別的設(shè)備的中斷。

（2）這時(shí)，CPU將尋找中斷請(qǐng)求源是哪一個(gè)設(shè)備，并保存CPU自己的程序計(jì)數(shù)器（PC）的

內(nèi)容。然后，將它轉(zhuǎn)移到處理該中斷的中斷服務(wù)程序。

（3）CPU保存現(xiàn)場(chǎng)信息，待設(shè)備服務(wù)完成后，恢復(fù)CPU現(xiàn)場(chǎng)信息。這些動(dòng)作完成后，開放

中斷（”中斷屏蔽觸發(fā)器”置“0”），并返回到原來(lái)被中斷的主程序的下一條指令繼續(xù)執(zhí)

行。

二.計(jì)算題（共25分）

1.用原碼陣列除法器計(jì)算x+y,其中x=11000,y=-11111.（10分）

[解:]符號(hào)處理：符

（1）[z]=[xh?[y]）?

（2）[x]K=[x]?=011000[IyI卜卜=011111[-IyI]?,.=100001

被除數(shù)x011000

+[-IyI怖100001_________________

余數(shù)為負(fù)111001fq0=0

左移110010

+[IyIIttOlllll

余數(shù)為正010001fql=l

左移100010

+[-IyI卜卜100001_________________

余數(shù)為正000011fq2=l

左移000110

+[-Iy5100001_________________

余數(shù)為負(fù)100111fq3=0

左移001110

+[IyI＞卜011111_________________

余數(shù)為負(fù)101101-q4=0

左移011010

+[IyI，卜011111_________________

余數(shù)為負(fù)111001fq5=0

+[IyI11111_________________

余數(shù)011000

故，[x+y&=1.11000加上符號(hào)有：x+y=-0.11000

余數(shù)為：011000

2.已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為26位，若使用4M義8位的

DRAM芯片組成該機(jī)所允許的最大主存空間，并選用內(nèi)存條結(jié)構(gòu)形式，問(wèn)：

（1）若每個(gè)內(nèi)存條為16Mx64位，共需多少個(gè)內(nèi)存條？（5分）

（2）每個(gè)內(nèi)存條共有多少個(gè)DRAM芯片？（5分）

（3）主存共需要多少DRAM芯片？CPU如何選擇各內(nèi)存條？（5分）

解：

（1）226/224=4塊。（5分）

（2）（224/222）*（64位/8位）=32片。（5分）

（3）主存共需DRAM芯片為：4*32=128片。（5分）

每個(gè)內(nèi)存條有32片DRAM芯片，容量為16M*64位，需要24根地址線（A23

-A0）完成內(nèi)存條存儲(chǔ)單元尋址。-共有4塊內(nèi)存條，采用兩根高位地址

線（A25-A24）,通過(guò)2：4譯碼器譯碼產(chǎn)生片選信號(hào)對(duì)各模塊進(jìn)行選擇。

三.分析與設(shè)計(jì)題（共25分）

1.分析題（共15分）

下圖為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器，M為主存，

AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU為算術(shù)邏輯運(yùn)算單元，控制信號(hào)G控制兩條

總線之間的橋。線上標(biāo)有小圓圈表示有控制信號(hào)（如，Ri。為寄存器R1的控制信號(hào)），未標(biāo)

字符的線為直通線，不受控制。假設(shè)該指令地址已經(jīng)放入PC中，“STOR,（R?）”指令的含義

是完成寄存器R的內(nèi)容傳送至（R。為地址的數(shù)存單元中。要求：

（1）畫出其指令周期流程圖（5分）；

（2）列出相應(yīng)的微操作控制信號(hào)序列（5分）；

（4）并簡(jiǎn)要描述各CPU周期完成的主要功能（5分）。

A總線

B總線

解：（1）指令周期流程圖如下圖所示。（5分）

（2）微操作控制信號(hào)序列如下圖右側(cè)所示。（5分）

（3）各CPU周期完成的主要功能如下：（5分）

PC-AR:表示將PC中的邏輯地址信息傳送到AR寄存器中；

M-DR:表示將AR所指地址的M中所存放的指令信息讀到DR寄存器中;

DR-IR:表示將DR寄存器中的指令信息傳送到IR寄存器中；

R?fAR:表示將R2寄存器中的邏輯地址信息傳送到AR寄存器中；

Ri-DR:表示將R寄存器中的數(shù)據(jù)信息傳送到DR寄存器中；

DR-AR:表示將DR中信息存放到AR寄存器中邏輯地址所指的M中。

2.設(shè)計(jì)題。（10分）

設(shè)某機(jī)器字長(zhǎng)為32位，CPU有16個(gè)32位通用寄存器，設(shè)計(jì)?個(gè)能容納64種操

作的指令系統(tǒng)。如果采用通用寄存器作為基址寄存器，則RS型指令的最大尋找

空間是多大？

解：（1）指令格式：（5分）

16個(gè)通用寄存器占4位，64種操作占6位，剩下22位用于存儲(chǔ)器地址，

則指令格式如F：

|OP(6)-R(4)|D(22)

（2）采用R位基址寄存器尋址，地址=（R）+D。（5分）

當(dāng)基址最大，D也取最大值時(shí)尋址能力最大，而寄存器是32位的，故最

大地址空間是：232+222=4GB+4MB

計(jì)算機(jī)組成原理模擬試題一

一、選擇題（每小題選出一個(gè)最合適的答案，每小題2分，共20分）

1、若十進(jìn)制數(shù)為37.25,則相應(yīng)的二進(jìn)制數(shù)是（D）。

（A）100110.01（B）110101.01（C）100101.1（D）100101.01

2、若岡反=1.1011,則x=（B）

（A）-0.0101（B）-0.0100（C）0.1011（D）-0.1011

3、某機(jī)器字長(zhǎng)16位，含一位數(shù)符，用補(bǔ)碼表示，則定點(diǎn)小數(shù)所能表示的最小正數(shù)是（A）。

（A）2-15（B）216（C）2-1（D）1-2-15

4、若采用雙符號(hào)位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號(hào)位為10,則（A）。

（A）產(chǎn)生了負(fù)溢出（下溢）（B）產(chǎn)生了正溢出（上溢）

（C）運(yùn)算結(jié)果正確，為負(fù)數(shù)（D）運(yùn)算結(jié)果正確，為正數(shù)

、在用比較法進(jìn)行補(bǔ)碼一位乘法時(shí)，若相鄰兩位乘數(shù)為時(shí)，完成的操作是

5yiyi+101（B）o

（A）無(wú)（B）原部分積+[X]補(bǔ)，右移一位

（C）原部分積+[-X]補(bǔ)，右移一位（D）原部分積+[Y]補(bǔ)，右移一位

6、堆棧指針SP的內(nèi)容是（A）。

（A）棧頂?shù)刂罚˙）棧底地址（C）棧頂內(nèi)容（D）棧底內(nèi)容

7、在寄存器間接尋址方式中，操作數(shù)是從（B）,

（A）主存儲(chǔ)器中讀出（B）寄存器中讀出

（C）磁盤中讀出（D）CPU中讀出

8、在微程序控制器中，一條機(jī)器指令的功能通常由（B）o

（A）一條微指令實(shí)現(xiàn)（B）一段微程序?qū)崿F(xiàn)

（C）一個(gè)指令碼實(shí)現(xiàn)（D）一個(gè)條件碼實(shí)現(xiàn)

9、在串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)（D）

（A）在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換

（B）在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行并行到串行的變換

（C）發(fā)送設(shè)備進(jìn)行串行到并行的變換，在接受設(shè)備中都是進(jìn)行并行到串行的變換

（D）發(fā)送設(shè)備進(jìn)行并行到串行的變換，在接受設(shè)備中都是進(jìn)行串行到并行的變換

10、系統(tǒng)總線是指（D）。

（A）運(yùn)算器、控制器和寄存器之間的信息傳送線

（B）運(yùn)算器、寄存器和主存之間的信息傳送線

（C）運(yùn)算器、寄存器和外圍設(shè)備之間的信息傳送線

（D）CPU、主存和外圍設(shè)備之間的信息傳送線

二、名詞解釋（每小題4分，共20分）

1.全相聯(lián)映像：就是讓主存中的任何一個(gè)塊均可以映像裝入到Cage中任何一個(gè)塊的位置

2.指令系統(tǒng)：是指一臺(tái)計(jì)算機(jī)的所有指令的第合。

3.指令周期:是指從取指令、分析取數(shù)到執(zhí)行完該指令所需的全部時(shí)間。

CPU周期：也叫機(jī)器周期，通常把一個(gè)指令周期劃分為若干個(gè)機(jī)器周期，每個(gè)機(jī)器周期

完成?個(gè)基本操作。

4.向量中斷：是指那些中斷服務(wù)程序的入U(xiǎn)地址是由中斷事件自己提供的中斷

5.微指令：是指控制存儲(chǔ)器中的?個(gè)單元的內(nèi)容，即控制字，是若干個(gè)微命令的集合

三、改錯(cuò)題（在下列各小題的表述中均有錯(cuò)誤，請(qǐng)改正。每小題3分，共12分）

1、在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)行運(yùn)算操作。

改為：在中央處理器中，控制器可以向運(yùn)算器發(fā)出命令進(jìn)行運(yùn)算操作。

2、在單處理機(jī)總線中，相對(duì)CPU而言，地址線和數(shù)據(jù)線?般都為雙向信號(hào)線

改為：在單處理機(jī)總線中，相對(duì)CPU而言，地址線為單向信號(hào)和數(shù)據(jù)線一般都為雙向信

號(hào)線

3、多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請(qǐng)求

改為：多重中斷是指具有中斷嵌套的功能，CPU在響應(yīng)較低級(jí)別的中斷請(qǐng)求時(shí)，如果有

更高級(jí)別的中斷請(qǐng)求，CPU轉(zhuǎn)去響應(yīng)更高級(jí)別中斷請(qǐng)求。

4、在“半互鎖”異步通信方式中，“請(qǐng)求”信號(hào)的撤消取決于“回答”信號(hào)的來(lái)到，而“請(qǐng)

求”信號(hào)的撤消又導(dǎo)致“回答”信號(hào)的撤消

改為：在“半互鎖”異步通信方式中，“請(qǐng)求”信號(hào)的撤消取決于“回答”信號(hào)的來(lái)到，

而“回答”信號(hào)的撤消由從設(shè)備自己決定。

四、簡(jiǎn)答題（每小題5分，共15分）

1、某機(jī)指令字長(zhǎng)12位，每個(gè)地址段3位，試提出一種字段分配方案，使該機(jī)指令系統(tǒng)能

有6條三地址指令和8條二地址指令。

解：000XXXYYYZZZ

OOO

101XXXYYYZZZ

110000YYYZZZ

OOO

110111YYYZZZ

2、分別用NRZ?1、PE及FE制記錄方式記錄數(shù)據(jù)序列11001,畫出寫電流波形

3、簡(jiǎn)述通道控制方式和DMA方式的異同。

解：相同點(diǎn)：都是能在不需要CPU干預(yù)下實(shí)現(xiàn)外設(shè)和內(nèi)存間的數(shù)據(jù)交換（2分）

不同點(diǎn)：1）DMA控制器是通過(guò)專門設(shè)計(jì)的硬件控制邏輯來(lái)實(shí)現(xiàn)對(duì)數(shù)據(jù)傳遞的控制，而通道

具有自己的指令和程序，是?個(gè)有特殊功能的處理器2）DMA僅能控制?臺(tái)或幾臺(tái)同類設(shè)

備，而通道能控制多臺(tái)同類或不同類設(shè)備

五、計(jì)算題（10分）

用補(bǔ)碼加減交替一位除法進(jìn)行64-2運(yùn)算，要求寫出運(yùn)算過(guò)程和運(yùn)算結(jié)果

六、設(shè)計(jì)題（第一小題12分，第二小題11分，共23分）

1、CPU結(jié)構(gòu)如下圖所示，其中有一個(gè)累加寄存器AC、一個(gè)狀態(tài)條件寄存器和其他4個(gè)寄

存器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。

（1）標(biāo)明4個(gè)寄存器的名稱。

（2）簡(jiǎn)述指令從主存取出送到控制器的數(shù)據(jù)通路。

（3）簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存取訪問(wèn)的數(shù)據(jù)通路

解：（1）a為MDR,b為IR,c為MAR,d為PC

（2）取指令的數(shù)據(jù)通路：PC-MAR-MM-MDR^IR

（3）數(shù)據(jù)從主存取出的數(shù)據(jù)通路（設(shè)數(shù)據(jù)地址為X）X-MAR-MMfMDRfALU-AC

數(shù)據(jù)存入主存的數(shù)據(jù)通路（設(shè)數(shù)據(jù)地址為Y）YfMAR,ACfMDRfMM

2、用2K4位/片的RAM存儲(chǔ)器芯片設(shè)計(jì)一個(gè)8KB的存儲(chǔ)器，設(shè)CPU的地址總線為A12~A0

(低),數(shù)據(jù)總線為D7~D0（低），由線控制讀寫。

(1)該存儲(chǔ)器需要多少片2K4位/片的存儲(chǔ)器芯片。

(2)請(qǐng)?jiān)O(shè)計(jì)并畫出該存儲(chǔ)器的邏輯圖。

解:（1）共需8片（5分）

（2）如下邏輯圖（6分）

A12+

Aik'

計(jì)算機(jī)組成原理模擬試題二(選擇題)

一.選擇題(每小題1分，共20分)

1.目前我們所說(shuō)的個(gè)人臺(tái)式商用機(jī)屬于—D-。

A.巨型機(jī)B.中型機(jī)C.小型機(jī)D.微型機(jī)

2.(2000)10化成十六進(jìn)制數(shù)是B_o

A.(7CD)16B.(7D0)16C.(7E0)16D.(7F0)16

3.下列數(shù)中最大的數(shù)是A。

A.(10011001)2B.(227)8C.(98)16D.(152)10

4.D_表示法主要用于表示浮點(diǎn)數(shù)中的階碼。

A.原碼B.補(bǔ)碼C,反碼D.移碼

5.在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是—D—。

A.BCD碼B.16進(jìn)制C.格雷碼D.ASCII碼

6.下列有關(guān)運(yùn)算器的描述中，―D—是正確的。

A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算B.只做加法

C.能暫時(shí)存放運(yùn)算結(jié)果D.既做算術(shù)運(yùn)算，又做邏輯運(yùn)算

7.EPROM是指_D

A.讀寫存儲(chǔ)器B.只讀存儲(chǔ)器

C.可編程的只讀存儲(chǔ)器D.光擦除可編程的只讀存儲(chǔ)器

8.lntel80486是32位微處理器，Pentium是_。位微處理器。

A.16B.32C.48D.64

9.設(shè)［X］補(bǔ)=1.x1x2x3x4.當(dāng)滿足A時(shí),X>-1/2成立。

A.x1必須為1,x2x3x4至少有一個(gè)為1B.x1必須為1,x2x3x4任意

C.x1必須為0,x2x3x4至少有一個(gè)為1D.x1必須為0,x2x3x4任意

10.CPU主要包括_B。

A.控制器B.控制器、運(yùn)算器、cache

C.運(yùn)算器和主存D.控制器、ALU和主存

11.信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為_A。

A.串行傳輸B.并行傳輸C.并串行傳輸D.分時(shí)傳輸

12