嵌入式軟件項(xiàng)目開發(fā)

XXXX軟件設(shè)計(jì)文檔模塊:XXXX模塊版本：V1.0編者：XX時(shí)間：XX年XX月XX日本模板僅針對(duì)嵌入式軟件組，編寫時(shí)請(qǐng)刪除此行）修訂記錄版本號(hào)制定/修改人時(shí)間修訂內(nèi)容V1.0XXXXX新建文檔V1.1XXXXX【要求】修訂內(nèi)容直接對(duì)應(yīng)章節(jié)及功能需求，如修改功能1，對(duì)應(yīng)4.1節(jié)目錄TOC\o"1-5"\h\z一、引言 41.1編寫目的 41.2預(yù)期讀者和閱讀建議 41.3術(shù)語定義 4參考資料 4\o"CurrentDocument"二、 FPGA功能需求概述 5\o"CurrentDocument"三、 XXXX軟件系統(tǒng)介紹 6系統(tǒng)外部接口框圖 6\o"CurrentDocument"3.1.1EEPROM通信接口說明 6\o"CurrentDocument"W5300通信接口說明 6FPGA軟件系統(tǒng)模塊 63?3XXX系統(tǒng)通信鏈路框圖 7\o"CurrentDocument"四、 系統(tǒng)子模塊代碼實(shí)現(xiàn)說明 84.1遠(yuǎn)程更新模塊 8\o"CurrentDocument"4.1.1spi_control模塊 9spi_driver模塊 錯(cuò)誤!未定義書簽。remote_data_rx模塊 錯(cuò)誤!未定義書簽。\o"CurrentDocument"icape2_ctrl模塊 10遠(yuǎn)程更新保護(hù)設(shè)計(jì) 11\o"CurrentDocument"五、 測試須知 12\o"CurrentDocument"六、軟件非功能需求總結(jié) 13軟件性能瓶頸總結(jié) 13性能可提升性總結(jié) 13失效性分析 14引言引言1.1編寫目的基于當(dāng)前風(fēng)機(jī)葉片在極限情況下，可能會(huì)打到風(fēng)機(jī)塔筒的情況，設(shè)計(jì)凈空雷達(dá)，測量并上報(bào)當(dāng)前實(shí)時(shí)的凈空數(shù)據(jù)，風(fēng)機(jī)主機(jī)可以根據(jù)上報(bào)凈空數(shù)據(jù)來判斷風(fēng)機(jī)運(yùn)轉(zhuǎn)情況并作出相應(yīng)的決策。1.2預(yù)期讀者和閱讀建議預(yù)期參考人員包括測試人員、開發(fā)人員、項(xiàng)目管理人員、研發(fā)部門經(jīng)理和需要閱讀本報(bào)告的高層經(jīng)理。1.3術(shù)語定義詞匯詳細(xì)描述FPGA現(xiàn)場可編程邏輯門陣列1.4參考資料XXXX任務(wù)書XXXX需求分析XXXX通信協(xié)議【如涉及需求變更，需要在功能變更后在功能后面加上變更日期，如：DA第四通道輸出電壓分4段區(qū)間線性變化功能，變更日期：2020年11月20日】2.1FPGA功能需求概述單片TDC初始化配置及實(shí)現(xiàn)4個(gè)stop信號(hào)測量功能；TDC測量距離校正功能；TDC內(nèi)部測量時(shí)間自動(dòng)換算為測量距離；TDC距離預(yù)處理開關(guān)，控制是否打開預(yù)處理去除無效數(shù)據(jù)；實(shí)現(xiàn)2片TDC共使用三通道測量距離功能，其中一片TDC需要實(shí)現(xiàn)單片TDC時(shí)分復(fù)用，實(shí)現(xiàn)3通道串行初始化配置，及串行測量距離時(shí)序控制；實(shí)現(xiàn)FPGA與stm32串口通信功能；網(wǎng)口參數(shù)下發(fā)、FPGA狀態(tài)及參數(shù)由網(wǎng)口定時(shí)上傳、FPGA原始數(shù)據(jù)包（包括所有4個(gè)stop的測量距離、3路AD采集數(shù)據(jù)、當(dāng)前算法最終輸出的3路凈空數(shù)據(jù)；以1ms周期上傳）；其中FPGA原始數(shù)據(jù)包由上位機(jī)參數(shù)下發(fā)中定義固定通信協(xié)議幀來控制FPGA是否需要上傳原始數(shù)據(jù)包。2.2FPGA性能需求概述1.與單片機(jī)之間串口通信頻率為50Hz；2?網(wǎng)口能夠以1Hz頻率輸出FFT數(shù)據(jù)及原始數(shù)據(jù)；3.熱敏電阻值讀取速率能夠達(dá)到1KHz；三、XXXX軟件系統(tǒng)介紹系統(tǒng)外部接口框圖【要求】本節(jié)需要說明本軟件系統(tǒng)出核心處理器所涉及的外設(shè)名稱、型號(hào)，及此外設(shè)使用目的說明；【示例】此系統(tǒng)外部設(shè)備包含一個(gè)EEPROM,型號(hào)為XXXXX，此外設(shè)主要解決系統(tǒng)參數(shù)存儲(chǔ)功能，設(shè)備上電后讀取EEPROM中的參數(shù)并解析。板卡外部通信框圖如圖1：圖1系統(tǒng)硬件通信接口圖EEPROM通信接口說明【要求】說明接口使用的協(xié)議及涉及的通信對(duì)象W5300通信接口說明【要求】說明接口使用的協(xié)議及涉及的通信對(duì)象3.2FPGA軟件系統(tǒng)模塊【要求】本節(jié)需要說明本軟件系統(tǒng)針對(duì)《XXXX需求分析》中，所涉及的功能需求，所進(jìn)行的模塊設(shè)計(jì)。【示例】1?根據(jù)XXX需求設(shè)計(jì)XXXX模塊；2?根據(jù)XXX需求設(shè)計(jì)XXXX模塊；圖2XXXX系統(tǒng)子模塊連接框圖3.3XXX系統(tǒng)通信鏈路框圖【要求】本節(jié)需要描述本軟件系統(tǒng)中主體通信鏈路（數(shù)據(jù)流），簡述系統(tǒng)正常工作與初始化配置時(shí)的一些數(shù)據(jù)通信流程；【示例】網(wǎng)口通信只要包括：配置參數(shù)下發(fā)、遠(yuǎn)程更新數(shù)據(jù)下發(fā)、原始數(shù)據(jù)包上傳、系統(tǒng)工作狀態(tài)包上傳、遠(yuǎn)程更新狀態(tài)上傳。網(wǎng)口通信硬件采用W5300芯片，芯片上集成TCP與UDP通信協(xié)議。用戶只需要在嵌入式端根據(jù)W5300手冊(cè)，根據(jù)需求進(jìn)行寄存器配置后，即可完成與IPC網(wǎng)口連接，進(jìn)而根據(jù)W5300數(shù)據(jù)收發(fā)機(jī)制完成數(shù)據(jù)通信。此工程中FPGA工程內(nèi)部網(wǎng)口數(shù)據(jù)通信模塊數(shù)據(jù)鏈路如圖3所示。圖3網(wǎng)口數(shù)據(jù)通信模塊數(shù)據(jù)鏈路FPGA系統(tǒng)工程中，網(wǎng)口驅(qū)動(dòng)模塊為w5300_top，完成與工控機(jī)之間的數(shù)據(jù)收發(fā)。其他具體模塊功能說明參見第四章。四、系統(tǒng)子模塊代碼實(shí)現(xiàn)說明4.1遠(yuǎn)程更新模塊【要求】本章主要是用于研發(fā)內(nèi)部查看、需要根據(jù)設(shè)計(jì)進(jìn)行詳細(xì)邏輯說明，說明模式包括功能說明、性能評(píng)估、輸入輸出、流程框圖、接口說明、文字說明?！臼纠窟h(yuǎn)程更新模塊共包含 3個(gè)模塊分別為：spi_top、remote_data_rx和icape2_ctrl模塊。遠(yuǎn)程更新原理參考xilinx官方文檔xapp1247-multiboot-spi和ug470_7Series_Config；為了保證遠(yuǎn)程更新過程中程序中斷或者設(shè)備斷電導(dǎo)致設(shè)備成磚，參考xilinx官方提供的multiboot功能。分別準(zhǔn)備golden和update兩個(gè)燒寫文件。簡而言之，就是你的?mcs文件里包含有兩個(gè)或更多的下載文件，然后地址0的位置開始存放一個(gè)可用的下載文件(多數(shù)是升級(jí)前那個(gè)舊的文件)，后面的地址(ADDR_1)存放你將要更新的文件。當(dāng)下載時(shí)，F(xiàn)PGA會(huì)先從ADDR_1讀取更新的文件，若這個(gè)過程發(fā)生錯(cuò)誤的話就會(huì)回到地址0，讀取之前的文件，確保設(shè)備仍能正常工作。途中fallback和Jumptoupdateregion功能都能軟件編譯bit文件配置選項(xiàng)可選配置。當(dāng)前工程編譯軟件為ISE,網(wǎng)上給出vivado版本XDC約束文件參考設(shè)置。riag?的內(nèi)雖這些配餐歪姜在主勵(lì)old約bitfi勺時(shí)勵(lì)喲朿常敘0下：afiE._propo!ft^EI!l￡^KEJiM..SE^EPAL.C>DMP：RE￡2<!HUE[>urron^daaign] //可選的.壓堀疝set_prcji?rt^EIISIHEBK.CCTTIG.COTTIijrALLBACF.EWM1E[匚口rrei:t_de=：ign] 和厘（總回浜聯(lián)I鶴aet_pi:ope!LtyBriSIKES2rr?CONFId. 32'hDOS0^00D[curEent_M±ign|//u.pdzi-eimage&:!mS^DffiupdateImage出費(fèi)時(shí)■又要能舉返U列3恫即Imfi-geE,逵需要在生成叩禹teInwge時(shí)潘加如下鯊]車?setjpropertyELIBI￡EA￡4uGEKEHAZi.C^DHFREESIKUE[curTenz_design]sec_jfropertii,BII5TJP.EM,C&N?IG,CONTIGFALLBACF；ENAS1E[curraiiT；_de3ian]當(dāng)前根據(jù)XDC參考設(shè)置在ISE的generateprogrammingfile設(shè)定項(xiàng)中進(jìn)行對(duì)應(yīng)設(shè)置后即可實(shí)現(xiàn)。遠(yuǎn)程更新總體實(shí)現(xiàn)功能需求總結(jié)后可分3個(gè)步驟進(jìn)行：1、 將遠(yuǎn)程更新文件正確（需要校驗(yàn)）寫入falsh對(duì)應(yīng)位置；2、 完成更新文件寫入后，利用IPROG命令重新加載FPGA；3、 生成goldenimage和updateimage,組合燒寫進(jìn)flash。4.1.1spi_control模塊spi_control模塊主要負(fù)責(zé)flash文件更新的控制命令產(chǎn)生，根據(jù)當(dāng)前更新進(jìn)度生成cmd、addr、和program_over等信號(hào)，并根據(jù)當(dāng)前狀態(tài)產(chǎn)生跟新狀態(tài)寄存器update_sts上報(bào)IPC。內(nèi)部主要包含一個(gè)狀態(tài)機(jī)來完成整個(gè)更新過程的控制。狀態(tài)機(jī)運(yùn)行邏輯如下圖所示。

單次擦除完成廠IDLEJrL FWR_CMD1單次擦除完成廠IDLEJrL FWR_CMD11h-. JERASECTRL—WRCMD2-WAITDONE11rL F>ROGRAPsr[WRASE_ONCEr(B_CMD)】 J4.1.4icape2_ctrl模塊此模塊功能是在遠(yuǎn)程更新完成后，通過給ICAPE2原語發(fā)送指定命令來控制FPGA自動(dòng)重新加載工作。命令詳細(xì)參考如下：Table7-1:ExampleBitstreamfarIPROGthroughICAPE2ConllgurationData(hex)^1)ExplanationFFFFFFFFDummyWordAA995566SyncWord20000000Type1NOOP30020001Type1Write1WordstoWBSTAR00000000WiinTLBo(itStartAddress(LoadtheDistredAddress)30008001Type1Write1WordstnCMDDOOOOOOz'IPROGConunand20000000Type1NOOF需要注意的是1?原語中涉及DEVICE_ID,參考原語給的是仿真用的參考ID,并不是實(shí)際使用過程中的DEVICE」D；DEVICE_ID可以通過impact中檢測芯片后，可以右擊空白處選項(xiàng)內(nèi)可直接獲取DEVICE_ID。2?寫入的命令需要改變每個(gè)字節(jié)的bit順序；詳細(xì)參考如下:4.1.5遠(yuǎn)程更新保護(hù)設(shè)計(jì)XXXXXX五、測試須知【要求】本章節(jié)主要針對(duì)測試人員進(jìn)行測試用例編寫，針對(duì)系統(tǒng)功能編寫測試方向說明（通信、邊緣測試、單模測試）；并針對(duì)某些特殊測試進(jìn)行特殊說明；說明覆蓋面需求覆蓋到每一條具體功能需求。測試人員編寫測試用例主要參考軟件功能需求及本章特殊測試說明。六、軟件非功能需求總結(jié)軟件性能瓶頸總結(jié)【示例】以3D性能評(píng)估及總結(jié)為例參數(shù)以200MHz時(shí)鐘作為系統(tǒng)時(shí)鐘，每次FFT耗時(shí)1024個(gè)系統(tǒng)時(shí)鐘周期，假設(shè)FFT可以不間斷的進(jìn)行工作。1024*200MHz>Sus即每次計(jì)算需要至少脈沖頻率:LOKHe(1/1OKHz)/5us=20即每次脈沖周期內(nèi)最多計(jì)算2嗽總門數(shù)moo300/20=15300/15=20即門的數(shù)量保守估計(jì)至少需要20個(gè)。加上DDR讀寫耗時(shí)可能需要以和個(gè)門計(jì)算300/30=10叩毎個(gè)門只需耍計(jì)算［0次FFT10次FFT耗時(shí)6*10=60us每次脈沖周期型余下30陰左右的時(shí)間處理別的計(jì)算°性能可提升性總結(jié)【示例】以B300海上版雷達(dá)初版FPGA設(shè)計(jì)文檔總結(jié)為例鬥前24牛門.MA8次FFT傳輸消耗宦源如下匚*VtLlLElti?lSWiVVSljetLdEi?UtilliK?i:i?DdAiftIttkHeriIB-14]■■■AM^btrof51i?UJTs劇Mflaim嘰| 肘 s?>rcfeba：-dEE/rEd&Eli'Mroj&ILi.4ITB90IijsWt北BlFG-mnTTllt3Z43Bihrb斫/lEF^Ilx&7T從當(dāng)前占用資源吃例來S-JihBlnckRAM資源最為緊張，I片用36KElockBLAM232個(gè)，占用］ffKEkckRAM曲417艾,合算占用36KBloclJLAM440.5"＞；l_i達(dá)到總卅445■ 1 w^^wv^wwwww^ww"個(gè)［忙99%以二想要血接以復(fù)制的刀式擴(kuò)展林離JU感量是eJi壷的=■如要進(jìn)疔1邂擴(kuò)展.則需要考慮頻譜計(jì)鄴模塊的番源復(fù)用『節(jié)省出FTT所占用的RiskRAM資源*以目前3臨的融愛重頻?和目前2048點(diǎn)的FFT來右.復(fù)川決數(shù)最哆為3窩也就是一亍頻譜計(jì)算模塊可以負(fù)靑3個(gè)距離門的緞?chuàng)幚恚辉趯忣l丕鑾得情況下，如此設(shè)計(jì)就;需要像dD—樣.在加窗模塊Z前加一層緩存原始數(shù)據(jù)的FIFO；并目累加1后的FIFO深度也需要同樣増加.屮6.3失效性分析示例】信