法學(xué)洪第2章8086CPU結(jié)構(gòu)

1法學(xué)洪第2章8086CPU結(jié)構(gòu)22.18086微處理器的結(jié)構(gòu)8086/8088是Intel公司的第三代微處理器，其中：8086為16位機(jī)，主頻5MHz；內(nèi)部數(shù)據(jù)總線和外部數(shù)據(jù)總線都是16位；地址總線為20位，可最大尋址1MB。8088為準(zhǔn)16位機(jī)，時鐘頻率為4.77MHz；內(nèi)部數(shù)據(jù)總線16位，外部數(shù)據(jù)總線是8位；地址總線為20位，可最大尋址1MB。與80286統(tǒng)稱為16位計算機(jī)系列3

8086的功能結(jié)構(gòu)內(nèi)部暫存器

IP

ES

SSDSCS控制電路外部總線控制電路∑ALU標(biāo)志存放器AHALBHBLCHCLDHDLSPBPSIDI通用存放器地址加法器指令隊列執(zhí)行部件〔EU)總線接口部件〔BIU)16位20位AB16位DB8位段存放器4

1.執(zhí)行部件EU——負(fù)責(zé)執(zhí)行指令。對指令譯碼、分析并發(fā)出控制命令，執(zhí)行算術(shù)和邏輯運(yùn)算。包含：

①算術(shù)邏輯運(yùn)算單元ALU

運(yùn)算器，用于8位、16位二進(jìn)制算術(shù)和邏輯運(yùn)算，計算尋址存儲器所需的16位偏移量。②通用存放器組

AX、BX、CX、DX、SP、BP、SI、DI。③標(biāo)志存放器

16位的存放器，反映運(yùn)算結(jié)果的狀態(tài)特征和控制標(biāo)志。④控制電路負(fù)責(zé)從BIU的指令隊列緩沖器中取指令，并對指令譯碼，并向EU內(nèi)部各部件發(fā)出控制命令。52.總線接口部件BIU負(fù)責(zé)CPU對存儲器和外設(shè)進(jìn)行的信息交換，提供總線地址，將數(shù)據(jù)和指令存放到目的單元。包含：

①地址加法器和段存放器

1個20位地址加法器、用于形成20位的物理地址。②16位指令指針I(yè)P

指令指針I(yè)P用來存放下一條要執(zhí)行指令的偏移地址。③指令隊列緩沖器當(dāng)EU正在執(zhí)行指令中，且不需占用總線時，BIU會自動地進(jìn)行預(yù)取指令操作，將所取得的指令按先后次序存入1個6字節(jié)的指令隊列存放器，該隊列存放器按“先進(jìn)先出〞的方式工作，并按順序取到EU中執(zhí)行。④總線控制邏輯電路62.1.28086的存放器結(jié)構(gòu)8086的存放器都為16位，分為：通用數(shù)據(jù)存放器 ： AX、BX、CX、DX 地址指針和變址存放器：BP、SP、DI、SI段存放器： CS、SS、DS、ES指令指針和標(biāo)志存放器 IP、PSW

掌握通用存放器的作用,熟悉PSW中各個標(biāo)志的含義，才能正確地使用微機(jī)解決實際問題。7通用數(shù)據(jù)存放器8086的16位通用存放器是：

AX BX CX DX 4個16位數(shù)據(jù)存放器都可以分成高8位和低8位兩個獨(dú)立的存放器，它們是：

AHBHCHDHALBLCLDL

對其中某個8位存放器的操作，并不影響它所對應(yīng)的另外一個8位存放器。各存放器的用法是：8數(shù)據(jù)存放器用來存放參加運(yùn)算和運(yùn)算結(jié)果的操作數(shù)的，每個存放器又有它們各自的專用目的：AX——16位累加器，使用頻度最高，用于算術(shù)、邏輯運(yùn)算以及與外設(shè)傳送信息等；AL為8位累加器。BX——基址存放器，常用來做基址指針，指向一批連續(xù)存放操作數(shù)的基地址。CX——計數(shù)器，作為循環(huán)和串操作等指令中的隱含計數(shù)器。DX——數(shù)據(jù)存放器，用來存放外設(shè)端口的16位地址，或雙字長數(shù)據(jù)的高16位。9變址存放器變址存放器常用于存儲器尋址時提供地址SI是源變址存放器DI是目的變址存放器在串操作類指令中，SI和DI具有特別的功能指針存放器指針存放器用于尋址內(nèi)存堆棧內(nèi)的數(shù)據(jù)SP為堆棧指針存放器，指示棧頂?shù)钠频刂贰P為基址指針存放器，表示數(shù)據(jù)在堆棧段中的基地址指令指針存放器IP指令指針存放器IP，指示代碼段指令的偏移地址IP存放器是一個專用存放器，用戶不能直接訪問。10段存放器CS代碼段存放器計算機(jī)通過CS:IP存放器聯(lián)合使用來讀取程序存儲器的指令代碼，從而控制指令序列的執(zhí)行流程。

DS數(shù)據(jù)段存放器計算機(jī)通過DS:BX/SI/DI存放器聯(lián)合使用來存取數(shù)據(jù)區(qū)〔RAM〕的臨時數(shù)據(jù)。SS堆棧段存放器計算機(jī)通過SS：SP/BP存放器聯(lián)合使用以確定堆棧段中的存儲單元地址。ES附加段存放器計算機(jī)通過ES:DI存放器聯(lián)合使用來存取附加段的數(shù)據(jù)。11標(biāo)志存放器標(biāo)志〔FLAGS〕是用于存放ALU執(zhí)行完算術(shù)和邏輯運(yùn)算后的狀態(tài)標(biāo)志和控制標(biāo)志的存放器。反映指令執(zhí)行結(jié)果或控制指令執(zhí)行形式。8086處理器中各種常用的標(biāo)志形成了一個16位的標(biāo)志存放器FLAGS〔也稱程序狀態(tài)字PSW存放器〕。OF111512DF10IF9TF8SF7ZF65AF43PF21CF0控制標(biāo)志反映結(jié)果狀態(tài)反響運(yùn)算過程12標(biāo)志的作用標(biāo)志分成兩類：狀態(tài)標(biāo)志——用來記錄程序運(yùn)行結(jié)果的狀態(tài)信息，許多指令的執(zhí)行都將自動地改變它。

CFOFAFSFZFPF控制標(biāo)志——可由用戶根據(jù)需要用指令進(jìn)行設(shè)置，用于控制處理器的具體工作方式。

DFIFTF13進(jìn)位標(biāo)志CF當(dāng)運(yùn)算結(jié)果的最高有效位有進(jìn)位〔加法〕或借位〔減法〕時，進(jìn)位標(biāo)志置1，即CF=1；否那么CF=0。例如〔以8位運(yùn)算為例〕：3AH+7CH＝B6H 沒有進(jìn)位：CF=0AAH+7CH＝〔1〕26H 有進(jìn)位：CF=1符號標(biāo)志SF運(yùn)算結(jié)果最高位為1，那么SF=1；否那么SF=0。3AH+7CH＝B6H 最高位D7＝1：SF=186H+7CH＝00H 最高位D7＝0：SF=014奇偶標(biāo)志PF當(dāng)運(yùn)算結(jié)果最低字節(jié)中“1〞的個數(shù)為零或偶數(shù)時，PF=1；否那么PF=0。3AH+7CH＝B6H＝10110110B，結(jié)果中有5個1，是奇數(shù)，那么PF=0

注意：PF標(biāo)志僅反映最低8位中“1〞的個數(shù)是偶或奇，即使是進(jìn)行16位字操作。輔助進(jìn)位標(biāo)志AF運(yùn)算時D3位〔低半字節(jié)〕有進(jìn)位或借位時，AF=1；否那么AF=0。例如：3AH+7CH＝B6H D3向前有進(jìn)位：AF=115溢出標(biāo)志OF假設(shè)算術(shù)運(yùn)算的結(jié)果有溢出，那么OF=1；否那么OF＝0。例：3AH+7CH＝B6H 產(chǎn)生溢出：OF=1AAH+7CH＝〔1〕26H 沒有溢出：OF=0

什么是溢出？溢出和進(jìn)位有什么區(qū)別？處理器怎么處理，程序員如何運(yùn)用？如何判斷是否溢出？零標(biāo)志ZF假設(shè)算術(shù)運(yùn)算的結(jié)果為0，那么ZF=1；否那么ZF＝016舉例如：〔AX〕=734AH〔BX〕=5289H求〔AX〕+〔BX〕＝？

0111001101001010+0101001010001001----------------------------------------1011010111010011ZF=0PF=0〔低8位〕SF=1CF=0OF=1AF=1〔低4位〕17方向標(biāo)志DF用于串操作指令中，控制地址的變化方向：設(shè)置DF＝0，串操作后存儲器地址自動增量；設(shè)置DF＝1，串操作后存儲器地址自動減量。中斷允許標(biāo)志IF用于控制外部可屏蔽中斷是否可以被處理器響應(yīng)：設(shè)置IF＝1，那么允許中斷；設(shè)置IF＝0，那么禁止中斷陷阱標(biāo)志TF用于控制處理器是否進(jìn)入單步執(zhí)行方式：設(shè)置TF＝0，處理器正常工作；設(shè)置TF＝1，處理器每執(zhí)行一條指令就中斷一次182.1.38086的工作模式和引腳特性8086CPU可工作在兩種不同的模式最小模式單處理器模式，只有1個主控制器構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)8088CPU本身提供所有的系統(tǒng)總線信號最大模式多處理器模式，8086為主處理器，可以接入數(shù)值協(xié)處理器8087和輸入輸出協(xié)處理器8089構(gòu)成大規(guī)模的應(yīng)用系統(tǒng)8086和總線控制器8288共同形成系統(tǒng)總線信號2.8086的工作模式193.8086的引腳特性12345678910111213141516171819204039383736353433323130292827262524232221

GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MX*RD*HOLD(RQ)*/GT0*)HLDA(RQ1*/GT1*)WR*(LOCK*)M/IO*(QS2

)DT/R*(QS1)DEN(QS0

)ALEINTATEST*READYRESET80868086CPU為雙列直插40引腳的芯片20兩種模式利用MN/MX*引腳區(qū)別MN/MX*接高電平為最小模式MN/MX*接低電平為最大模式兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別IBMPC/XT采用最大最小兩種模式的信號分為：除讀寫控制引腳和總線請求和響應(yīng)引腳不同而數(shù)據(jù)和地址引腳相同、中斷請求和響應(yīng)引腳相同其它引腳也相同21Vcc電源輸入，向CPU提供＋5V電源GND接地，向CPU提供參考地電平MN/MX*組態(tài)選擇，輸入接高電平時，8086引腳工作在最小組態(tài)；反之，8086工作在最大組態(tài)1、最小模式下的引腳信號22數(shù)據(jù)和地址引腳AD15～AD0：地址/數(shù)據(jù)分時復(fù)用引腳，雙向A19/S6～A16/S3：地址/狀態(tài)分時復(fù)用，輸出、三態(tài)ALE地址鎖存允許，輸出、三態(tài)、高電平有效ALE引腳高有效時，表示復(fù)用引腳：AD7～AD0和A19/S6～A16/S3正在傳送地址信息由于地址信息在這些復(fù)用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用ALE引腳將地址鎖存起來23RESET復(fù)位信號，輸入、高電平有效該信號有效，將使CPU回到其初始狀態(tài)；當(dāng)他再度返回?zé)o效時，CPU將重新開始工作8086復(fù)位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0HCLK時鐘輸入，系統(tǒng)通過該引腳給CPU提供內(nèi)部定時信號。8086的標(biāo)準(zhǔn)工作時鐘為5MHzIBMPC/XT機(jī)的8088采用了4.77MHz的時鐘，其周期約為210ns

24M/IO*

I/O/存儲器訪問選擇，輸出、三態(tài)該引腳輸出低電平時，表示CPU將訪問I/O端口，這時地址總線A15～A0提供16位I/O口地址該引腳輸出高電平時，表示CPU將訪問存儲器，這時地址總線A19～A0提供20位存儲器地址

WR*寫控制，輸出、三態(tài)、低電平有效表示CPU正在寫出數(shù)據(jù)給存儲器或I/O端口25M/IO*、WR*和RD*是最根本的控制信號組合后，控制4種根本的總線周期總線周期M/IO*WR*RD*存儲器讀低高低存儲器寫低低高I/O讀高高低I/O寫高低高RD*讀控制，輸出、三態(tài)、低電平有效表示CPU正在從存儲器或I/O端口讀入數(shù)據(jù)

26DEN*數(shù)據(jù)允許，輸出、三態(tài)、低電平有效表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來控制對數(shù)據(jù)總線的驅(qū)動DT/R*數(shù)據(jù)發(fā)送/接收，輸出、三態(tài)該信號說明當(dāng)前總線上數(shù)據(jù)的流向高電平時數(shù)據(jù)自CPU輸出〔發(fā)送〕低電平時數(shù)據(jù)輸入CPU〔接收〕BHE*/S7高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳〔參看表2-3〕27READY存儲器或I/O口準(zhǔn)備就緒信號輸入、高電平有效在總線操作周期中，8088CPU會在第3個時鐘周期的前沿測試該引腳：如果測到高有效，CPU直接進(jìn)入第4個時鐘周期，否那么將插入等待周期TwCPU在等待周期中仍然要監(jiān)測READY信號，有效那么進(jìn)入第4個時鐘周期，否那么繼續(xù)插入等待周期Tw。TEST*測試，輸入、低電平有效當(dāng)CPU執(zhí)行WAIT指令時，他將在每個時鐘周期對該引腳進(jìn)行測試：如果無效繼續(xù)測試；如果有效，那么程序恢復(fù)運(yùn)行在使用協(xié)處理器8087時，通過該引腳和WAIT指令，可使8088與8087的操作保持同步28INTR可屏蔽中斷請求和響應(yīng)引腳〕可屏蔽中斷請求，輸入、高電平有效有效時，表示請求設(shè)備向CPU申請可屏蔽中斷并可通過關(guān)中斷指令CLI去除標(biāo)志存放器中的IF標(biāo)志、從而對中斷請求進(jìn)行屏蔽INTA*可屏蔽中斷響應(yīng)，輸出、低電平有效表示來自INTR引腳的中斷請求已被CPU響應(yīng)，CPU進(jìn)入中斷響應(yīng)周期NMI非屏蔽中斷請求，輸入、上升沿有效該請求的優(yōu)先級別高于INTR，并且不能在CPU內(nèi)被屏蔽，當(dāng)系統(tǒng)發(fā)生緊急情況時，可通過他向CPU申請不可屏蔽中斷效勞29HOLD總線請求，輸入、高電平有效表示總線請求設(shè)備向CPU申請占有總線HLDA總線響應(yīng)，輸出、高電平有效表示CPU已響應(yīng)總線請求并已將總線釋放此時CPU的地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線將全面呈現(xiàn)高阻，使總線請求設(shè)備可以順利接管總線待到總線請求信號HOLD有效，總線響應(yīng)信號HLDA也轉(zhuǎn)為無效，CPU重新獲得總線控制權(quán)

30“引腳〞小結(jié)CPU引腳是系統(tǒng)總線的根本信號可以分成三類信號：16位數(shù)據(jù)線：D0～D1520位地址線：A0～A19控制線：ALE、IO/M*、WR*、DT/R*、DEN、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、MN/MX、GND為蘭色信號線在最大模式下有不同的定義312、最大模式下的引腳信號S2、S1、S0：總線周期狀態(tài)信號，為最大模式下連接8288總線控制器的信號線，在執(zhí)行不同指令的總線周期有6種不同的控制信號輸出。見表2-4P27QS1、

QS0指令隊列狀態(tài)信號，表2.5p47RQ/GT0、RQ/GT1總線請求/總線允許LOCK總線封鎖信號32S2*、S1*、S0*的編碼意義S2*S1*S0*CPU的工作狀態(tài)000

中斷響應(yīng)001I/O讀010I/O寫011

暫停100

取指101

存儲器讀110

存儲器寫111

過渡狀態(tài)比照332、最小組式的系統(tǒng)組成〔P27〕1、8086的系統(tǒng)組成〔1〕20位地址總線—采用3片8282鎖存器提供〔2〕16位數(shù)據(jù)總線—采用2片8286數(shù)據(jù)收發(fā)器進(jìn)行驅(qū)動〔3〕系統(tǒng)控制信號—由引腳直接或由8288總線控制器提供〔最大模式〕〔4〕時鐘、復(fù)位、準(zhǔn)備好信號--由時鐘發(fā)生器8284提供2.28086的系統(tǒng)組成和總線時序343、最大組式的系統(tǒng)組成⑴系統(tǒng)地址總線采用三態(tài)鎖存器74LS373⑵系統(tǒng)數(shù)據(jù)總線通過三態(tài)雙向緩沖器74LS245形成和驅(qū)動⑶系統(tǒng)控制總線主要由總線控制器8288形成MEMR*、MEMW*、IOR*、IOW*、INTA*〔4〕中斷控制器8259形成中斷響應(yīng)控制線35系統(tǒng)總線信號MEMR*MEMW*IOR*IOW*INTA*DMA控制器AENBRDAEN’*AEN*CENA19～A12A11～A8A7～A0D16～D0AD7～AD0A11～A8A19/S6～A16/S3A15～A1274LS24574LS37374LS373GGG*DIR74LS3738086OE*8288DT/R*DENALES2*～S0*S2*～S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA*3674LS373同8282具有三態(tài)輸出的TTL電平鎖存器LE電平鎖存引腳OE*輸出允許引腳DQCQSR上升沿鎖存：用負(fù)脈沖觸發(fā)鎖存3774LS245同82868位雙向緩沖器，控制端連接在一起，低電平有效可雙向?qū)ǎ敵雠c輸入同相E*＝0，導(dǎo)通

DIR＝1A→BDIR＝0A←BE*＝1，不導(dǎo)通ABTOE*38物理存儲器是指實際的存儲器芯片存儲器內(nèi)每1個存儲單元存放8位2進(jìn)制樹8086CPU有20條地址線最大可尋址空間為220＝1MB物理地址范圍從00000H～FFFFFH為地址空間一個存儲單元除具有一個唯一的物理地址編號1MB的內(nèi)存分為偶地址和奇地址兩個區(qū)域。4.8086的存儲器組織與分段1〕物理存儲器和地址空間398086系統(tǒng)的存儲體結(jié)構(gòu)

通常將8086CPU的地址線、數(shù)據(jù)線、讀寫線與內(nèi)存條小板上對應(yīng)存儲器芯片引腳對應(yīng)相連接，設(shè)計出具含有偶地址區(qū)和奇地址區(qū)的存儲體結(jié)構(gòu)。512KB需要19根地址線408086CPU有16位數(shù)據(jù)線，每次與內(nèi)存?zhèn)魉偷臄?shù)據(jù)為16位〔1個字〕或8位〔1個字節(jié)〕。字長是16位，數(shù)據(jù)以字節(jié)為單位按地址存放，一個字存入存儲器占有相繼的二個單元：假設(shè)低位字節(jié)存入低地址，高位字節(jié)存入高地址那么為規(guī)那么字，相反為非規(guī)那么字。字單元的地址采用它的低地址來表示。例： 字單元:〔0004H〕=1234H,

字節(jié)單元:〔0004H〕=34H規(guī)那么字的存取操作可以在1個總線周期內(nèi)完成非規(guī)那么字的存取操作需要2個總線周期才能完成41存儲器的分段結(jié)構(gòu)和物理地址的形成8088有20條地址總線，直接尋址能力為220=1M字節(jié)。用16進(jìn)制數(shù)表示1M字節(jié)的地址范圍應(yīng)為00000H~FFFFFH。稱為物理地址1、存儲器的分段結(jié)構(gòu)

程序員在編制程序時把存儲器劃分成邏輯段。段內(nèi)地址16位,每個段的大小最大可達(dá)64KB；當(dāng)然可以根據(jù)需要來確定段大小，可以是1，100，1000等在64K范圍內(nèi)的任意字節(jié)數(shù)。IBMPC機(jī)對段的起始地址有限制，段必須從任一小段的首地址開始。從0地址開始每16字節(jié)為一小段42物理地址是對應(yīng)每個物理存儲單元都有一個唯一的20位編號，從00000H～FFFFFH。邏輯地址是程序中出現(xiàn)的16位段基地址和段內(nèi)偏移地址。是CPU中的20位地址加法器將段存放器和通用存放器中的16位地址碼計算后由20位地址線上送出的。2.8086內(nèi)部20位物理地址形成邏輯地址——段地址：偏移地址物理地址的形成：物理地址=段基地址*16〔左移4位〕+偏移地址

=〔CS，DS，SS，ES〕*10H+(IP,BX,SI,DI,BP,SP,)43邏輯段段基址偏移地址物理地址計算可替換段代碼段CSIP(CS)16d+(IP)無堆棧段SSSP，BP(SS)16d+(SP、BP)無數(shù)據(jù)段DSBX、SI、DI、有效地址EA(DS)16d+(BX、SI)(DS)16d+EACS,ES,SS附加段ESDI(ES)16d+(DI)無編程各邏輯段的物理地址獲得的方法如下：每個存儲單元都有一個唯一20位物理地址，但可有多個邏輯段地址和偏移地址在指令執(zhí)行時由地址加法器形成。例如：物理地址：00200H

邏輯地址：0000H:0200H

邏輯地址：0020H:0000H442.2.28086的總線時序時序是指信號上下電平〔有效或無效〕變化及相互間的時間順序關(guān)系?？偩€時序描述CPU引腳如何實現(xiàn)總線操作CPU時序決定系統(tǒng)各部件間的同步和定時總線操作是指CPU通過總線對外的各種操作8086的總線操作主要有：存儲器讀、I/O讀操作存儲器寫、I/O寫操作中斷響應(yīng)操作總線請求及響應(yīng)操作45時鐘周期:一個時鐘脈沖時間稱為一個時鐘周期。時鐘周期由計算機(jī)的主頻決定，是CPU的定時基準(zhǔn)，例如，8086的主頻為5MHz那么1個時鐘為200ns?？偩€周期：8086CPU通過總線與存儲器或外設(shè)交換信息，存取一個字節(jié)〔字〕根本操作所需的時間。即一個總線周期完成一個根本的操作，由四個時鐘周期組成，分別稱為T1、T2、T3和T4狀態(tài)。當(dāng)需要延長總線周期時需要插入等待狀態(tài)Tw指令周期:一條指令從開始取指令到最后執(zhí)行完畢所需的時間稱為一個指令周期。1個指令周期由假設(shè)干個總線周期組成。46〔1〕最小組態(tài)的總線讀操作

T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數(shù)據(jù)A19～A16S6～S3READY（高電平）IO/M*RD*T1狀態(tài)——輸出20位存儲器地址A19～A0IO/M*輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號RD*T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送47存儲器寫總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數(shù)據(jù)A19～A16S6～S3READY（高電平）IO/M*WR*T1狀態(tài)——輸出20位存儲器地址A19～A0IO/M*輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號WR*和數(shù)據(jù)D7～D0T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——完成數(shù)據(jù)傳送48I/O讀總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數(shù)據(jù)S6～S3READY（高電平）IO/M*RD*0000T1狀態(tài)——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號RD*T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送49I/O寫總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數(shù)據(jù)0000S6～S3READY（高電平）IO/M*WR*T1狀態(tài)——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號WR*和數(shù)據(jù)D7～D0T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——完成數(shù)據(jù)傳送50插入等待狀態(tài)Tw同步時序通過插入等待狀態(tài)，來使速度差異較大的兩局部保持同步在讀寫總線周期中，判斷是否插入Tw1.在T3的前沿檢測READY引腳是否有效2.如果READY無效，在T3和T4之間插入一個等效于T3的Tw，轉(zhuǎn)13.如果READY有效，執(zhí)行完該T狀態(tài)，進(jìn)入T4狀態(tài)512.5.3最