白中英計算機組成原理第8章-輸入輸出系統(tǒng)

白中英計算機組成原理第8章-輸入輸出系統(tǒng)2023/5/242目錄8.1外圍設備的速度分級與信息交換方式

——了解8.2程序查詢方式 ——了解8.3程序中斷方式 ——掌握8.4DMA方式 ——掌握8.5通道方式 ——了解8.6通用I/O標準接口 ——了解2023/5/243考研大綱要求(一)I/O系統(tǒng)基本概念(二)外部設備(三)I/O接口(I/O控制器)

1.I/O接口的功能和基本結(jié)構(gòu)

2.I/O端口及其編址(四)I/O方式

1.程序查詢方式

2.程序中斷方式

3.DMA方式

DMA控制器的組成；DMA傳送過程。

4.通道方式第7章中斷的基本概念中斷響應過程中斷處理過程多重中斷和中斷屏蔽的概念2023/5/2448.1外圍設備的速度分級與信息交換方式8.1.1外圍設備的速度分級8.1.2信息交換方式2023/5/2458.1.1外圍設備的速度分級根據(jù)外設的工作速度，CPU與外設的定時方式有以下3種：速度極慢或簡單的外圍設備CPU直接接收或發(fā)送數(shù)據(jù)。慢速或中速的外圍設備采用異步定時方式，或稱為應答式數(shù)據(jù)交換；CPU與外設之間通過兩個相互的聯(lián)絡信號來決定開始數(shù)據(jù)傳送的時間。高速的外圍設備采用同步定時方式；CPU以等間隔的速率執(zhí)行輸入／輸出指令。詢問信號應答信號由時鐘脈沖控制如何使CPU與外設同步工作如：機械開關、發(fā)光二極管如：鍵盤、顯示器如：主存、輔存2023/5/2468.1.2外設信息交換方式程序查詢方式早期計算機中使用的一種方式，效率低。程序中斷方式適用于隨機出現(xiàn)的服務。直接內(nèi)存訪問（DMA）方式適用于內(nèi)存和高速外圍設備之間大批數(shù)據(jù)交換的場合。通道方式增加一個具有特殊功能的處理器——通道，將CPU的輸入輸出權(quán)力下放。外圍處理機方式(PPU)是通道方式的進一步發(fā)展。2023/5/247程序查詢方式工作過程CPU傳送數(shù)據(jù)之前先檢查外設的狀態(tài)，若沒有準備好，則繼續(xù)查詢等待，直至外設就緒即進行數(shù)據(jù)傳送。硬件要求只需接口電路的狀態(tài)、數(shù)據(jù)口，不需增加其他控制電路。特點CPU主動查詢，程序控制數(shù)據(jù)傳送過程，簡單易行；每次查詢之后只能傳送一個字或一個字節(jié)的數(shù)據(jù)，數(shù)據(jù)傳輸率不高，CPU時間浪費較多。適用場合CPU不太忙且對傳送速度要求不高的系統(tǒng)。2023/5/248工作過程CPU有傳送要求時，啟動外設后可處理其他事件，當外設準就緒后，通過中斷的方式和CPU完成數(shù)據(jù)傳送工作。硬件要求需要附加的中斷控制電路。特點一定程度上實現(xiàn)了CPU和外設的并行工作；中斷操作過程增加了軟硬件的開銷，且每次數(shù)據(jù)傳送只能傳送一個字或一個字節(jié)的數(shù)據(jù)，數(shù)據(jù)傳送效率低。適用場合CPU與慢速外設之間的數(shù)據(jù)傳送。程序中斷方式2023/5/249工作過程CPU分配總線使用權(quán)之后，在硬件DMA控制器（DMAC）的控制下完成存儲器與高速外設之間的大量數(shù)據(jù)的傳送。硬件要求需要相應的DMA控制器及數(shù)據(jù)通路，電路結(jié)構(gòu)復雜，硬件開銷大。特點數(shù)據(jù)傳送不需要經(jīng)過CPU，直接由硬件控制；外設與存儲器之間的數(shù)據(jù)傳送量大。適用場合包含有高速外設的系統(tǒng)中。存儲器與外設之間數(shù)據(jù)交換時使用直接內(nèi)存訪問（DMA）方式2023/5/2410通道方式工作過程CPU將IO控制的權(quán)利下放給通道，由通道統(tǒng)一管理所有的輸入輸出操作。硬件要求需要IO通道（也稱IO處理器，IOP）；通道是一個具有特殊功能的處理器。特點硬件代價較高；IO傳送的效率高，并且減輕了CPU的工作負擔。適用場合高性能要求的系統(tǒng)中。2023/5/24118.2程序查詢方式CPUINAL,DX數(shù)據(jù)總線地址總線/RD/WR/MIOIO0地址信息0ALOUTDX,AL00地址信息AL數(shù)據(jù)的輸入輸出完全由程序控制！2023/5/24121、設備編址——統(tǒng)一編址方式統(tǒng)一編址方式將I/O系統(tǒng)與主存系統(tǒng)作為一個整體進行編址；優(yōu)點：訪問I/O端口可使用訪存指令，操作類型多樣，使用靈活；I/O端口有較大的編址空間；缺點：占用主存空間，使實際主存容量減??；I/O訪問的指令字長較長，執(zhí)行速度慢。00000HFFFFFH以20位主存地址、16位I/O地址為例主存儲器I/O設備EFFFFHF0000H2023/5/24131、設備編址——獨立編址方式獨立編址方式將I/O系統(tǒng)與主存系統(tǒng)分別編址；特點：I/O端口地址不占用主存空間；使用專用的I/O指令，指令字長短，執(zhí)行速度快；與主存空間區(qū)分容易。00000HFFFFFH主存儲器I/O設備0000HFFFFH以20位主存地址、16位I/O地址為例2023/5/24142、輸入/輸出指令IO指令輸入指令：INAL/AX,DX/PORT從指定端口讀入一個字節(jié)/字數(shù)據(jù)到累加器；輸出指令：OUTDX/PORT,AL/AX將累加器中的一個字節(jié)/字數(shù)據(jù)送到指定端口輸出；IO指令一般的功能：對I/O接口的控制觸發(fā)器置1或0，控制其進行某些操作；CPU向IO接口發(fā)命令字；測試設備的某些狀態(tài)；CPU讀取IO接口的狀態(tài)字；輸入或輸出數(shù)據(jù)；CPU與IO接口之間的數(shù)據(jù)傳送；

以數(shù)據(jù)形式傳送

控制、狀態(tài)信息2023/5/24153、程序查詢方式的接口CPU通過地址信號選中某設備接口；CPU通過向該接口發(fā)送命令字的方式，啟動外設；外設開始工作后，設置當前“忙”狀態(tài)；CPU與外設通過接口內(nèi)部的數(shù)據(jù)緩沖器傳送數(shù)據(jù)；2023/5/24164、程序查詢輸入/輸出方式程序執(zhí)行動作如下：CPU請求數(shù)據(jù)傳送；CPU從I/O接口讀入狀態(tài)字；檢查狀態(tài)字中的標志；未就緒，則重復②、③步，直到設備就緒為止。CPU輸入或輸出數(shù)據(jù)，同時復位接口中的狀態(tài)標志。特點可通過改變查詢順序修改設備的優(yōu)先權(quán)；CPU工作效率低；2023/5/24178.3程序中斷方式8.3.1中斷的基本概念8.3.2程序中斷方式的基本IO接口8.3.3單級中斷8.3.4多級中斷8.3.5中斷控制器8.3.6PC系列機中斷機制2023/5/24188.3.1中斷的基本概念定義：中斷是指CPU正常運行程序時，由系統(tǒng)內(nèi)/外部非預期事件或程序中預先安排好的指令性事件引起的，CPU暫停當前程序的執(zhí)行，轉(zhuǎn)去為該事件服務的程序中執(zhí)行，服務完畢后，再返回原程序繼續(xù)執(zhí)行的過程。注意：中斷是一個CPU執(zhí)行程序的變化過程；所有能引起中斷的事件均稱為中斷源；處理中斷事件的中斷服務程序是預先設置好的；結(jié)束中斷返回原程序時，要以原狀態(tài)返回暫停處繼續(xù)執(zhí)行。2023/5/2419……

IRET主程序中斷服務程序IP中斷請求主程序中斷響應中斷服務程序中斷返回IRET斷點IP

IP

IP中斷過程示意2023/5/2420有關中斷中斷處理過程是由硬件和軟件結(jié)合來完成的。為什么要使用中斷？解決速度問題，使CPU和I/O并行工作；對意外情況(如磁盤損壞、運算溢出等)能夠及時處理。在實時控制領域中，及時響應外來信號的請求。中斷系統(tǒng)需要解決的問題各中斷源如何向CPU發(fā)出中斷請求；有多個中斷源時，如何確定優(yōu)先級；CPU在什么條件、什么時候、以什么方式響應中斷；如何保護/恢復現(xiàn)場、如何轉(zhuǎn)入中斷服務程序的入口地址；如何處理多重中斷。2023/5/2421

中斷請求CPU在結(jié)束一個指令周期后，檢測中斷請求信號；中斷響應關中斷；保護斷點現(xiàn)場；判斷中斷源，獲取中斷向量；根據(jù)中斷向量轉(zhuǎn)入中斷服務程序執(zhí)行；中斷服務保護CPU現(xiàn)場；執(zhí)行中斷服務程序；開中斷；恢復CPU現(xiàn)場；中斷返回恢復斷點現(xiàn)場，返回主程序繼續(xù)執(zhí)行；由硬件自動完成CPU的中斷處理流程由軟件完成第一個問題：CPU公操作時檢測保存中斷請求信號的寄存器對CPU內(nèi)部寄存器的保護與恢復第三個問題：避免再次中斷影響當前中斷響應，屏蔽中斷源；可實現(xiàn)中斷優(yōu)先權(quán)管理第四個問題：中斷處理過程由軟硬件結(jié)合完成由軟硬件共同完成第二個問題：為保證CPU能夠正常返回主程序2023/5/2422中斷向量中斷向量：中斷服務程序的入口地址，包括段地址和段內(nèi)偏移地址，共4個字節(jié)的內(nèi)容；CPU響應中斷時，將中斷源對應的中斷向量送入CS、IP寄存器中，以跟蹤中斷服務程序的執(zhí)行。中斷向量表：集中存放系統(tǒng)中所有中斷向量的存儲區(qū)。8086PC機中，將存儲器物理地址為0~3FFH的1024個單元作為中斷向量表，每個向量占用4個字節(jié)，可容納256個中斷向量。2023/5/2423…………

…………中斷向量表0000:00000000:00010000:00020000:0003…………0000:00200000:00210000:00220000:0023…………0000:03FC0000:03FD0000:03FE0000:03FF類型號0類型號8類型號255偏移地址段地址偏移地址段地址偏移地址段地址每個中斷向量在中斷向量表中的序號，值為0－255。中斷類型號2023/5/2424用中斷向量賦值CS、IP中斷類型號與中斷向量中斷類型號（n）4＝中斷向量在表中的偏移地址如：n＝8，則應從向量表20H~23H中取出中斷向量中斷源提供中斷類型號n4中斷向量地址查表中斷向量CPU轉(zhuǎn)向中斷服務程序執(zhí)行

CPU使用向量中斷的過程：2023/5/2425中斷處理流程由中斷隱指令執(zhí)行2023/5/2426中斷處理過程中的問題第一個問題CPU只有在一條指令執(zhí)行完畢轉(zhuǎn)入公操作時時，才能處理外設的中斷請求。第二個問題為了保證中斷服務程序執(zhí)行完畢后，能夠正確地返回到原斷點位置，則必須保存PC和當前CPU的狀態(tài)到堆棧中。第三個問題CPU在中斷響應期間，還可能有新的中斷請求。為了不致于造成混亂，中斷管理部件中必須有中斷屏蔽觸發(fā)器，在中斷響應期間屏蔽其他中斷源。第四個問題中斷處理過程是由硬件和軟件結(jié)合來完成的；中斷周期由硬件實現(xiàn)，中斷處理程序由機器指令序列實現(xiàn)。中斷返回時再恢復斷點狀態(tài)對中斷源的優(yōu)先權(quán)管理2023/5/24278.3.2程序中斷方式的基本I/O接口接口內(nèi)部組成數(shù)據(jù)緩沖寄存器；就緒觸發(fā)器RD、忙狀態(tài)觸發(fā)器BS、允許中斷觸發(fā)器EI；中斷向量產(chǎn)生邏輯；CPU的相應部件中斷請求觸發(fā)器IR、中斷屏蔽觸發(fā)器IM；程序中斷的數(shù)據(jù)傳送過程：

CPU啟動外設

外設準備就緒后，向CPU請求中斷 CPU接受請求，完成數(shù)據(jù)傳送2023/5/2428程序中斷方式數(shù)據(jù)傳送示意就緒觸發(fā)器允許觸發(fā)器忙狀態(tài)觸發(fā)器中斷請求觸發(fā)器中斷屏蔽觸發(fā)器①⑩②③

數(shù)據(jù)④⑤⑥一條指令結(jié)束⑦⑦⑧⑨

數(shù)據(jù)10110IF=00012023/5/2429中斷處理的策略根據(jù)計算機系統(tǒng)對中斷處理的策略的不同，可分為：單級中斷系統(tǒng)

所有的中斷源都屬于同一個級別，不允許有中斷嵌套；多級中斷系統(tǒng)

中斷源分為不同的級別，可以發(fā)生中斷嵌套，高優(yōu)先權(quán)的中斷源請求可以打斷低優(yōu)先權(quán)的中斷服務；實現(xiàn)方法進入中斷服務時的中斷屏蔽設置；2023/5/24308.3.3單級中斷單級中斷中，所有中斷源屬于同一個級別，不允許中斷嵌套。中斷請求信號優(yōu)先權(quán)高優(yōu)先權(quán)低中斷響應信號2023/5/24312、單級中斷源的識別——串行排隊鏈法排隊鏈中斷響應信號中斷排隊輸入信號；由高優(yōu)先權(quán)中斷得到中斷排隊輸出信號選中信號中斷源的中斷請求信號2023/5/2432中斷向量的產(chǎn)生向量中斷由硬件直接產(chǎn)生一個與該中斷源對應的向量地址；向量地址——中斷源的中斷服務程序入口地址；要求：在硬件設計時考慮所有中斷源的向量地址。位移量中斷由硬件直接產(chǎn)生一個位移量，該位移量加上CPU中某寄存器中的基地址，得到中斷處理程序的入口地址。向量地址轉(zhuǎn)移由硬件直接產(chǎn)生一個該中斷源對應的固定地址碼，該地址碼中存放可轉(zhuǎn)入中斷服務程序的入口地址。2023/5/24338.3.4多級中斷當CPU正在執(zhí)行某個中斷服務程序時，另一個中斷源又提出了新的中斷請求，而CPU再次響應這一新的請求；暫停當前的中斷服務程序，轉(zhuǎn)去執(zhí)行新的中斷服務程序。多級中斷中需要進行優(yōu)先權(quán)的控制和判斷。2023/5/2434一維多級中斷結(jié)構(gòu)每級僅有一個中斷源；中斷屏蔽觸發(fā)器IM其狀態(tài)決定對應級別的中斷源是否能夠被響應；中斷優(yōu)先權(quán)控制當某中斷源的請求被響應時，將同時設置低級中斷源的IM=1，而高級中斷源的IM=0，可以發(fā)生中斷嵌套。一維多級中斷結(jié)構(gòu)2023/5/2435二維多級中斷結(jié)構(gòu)二維多級中斷結(jié)構(gòu)每級包含多個中斷源;同級的中斷源的服務是不能嵌套的；若設備E、F、H同時請求中斷，則先響應設備E；此時，若設備D請求中斷，則不響應；若設備B請求中斷，則打斷設備E的中斷服務，嵌套響應設備B；2023/5/2436CPU內(nèi)部的中斷請求/屏蔽寄存器對于每一個中斷源，CPU內(nèi)部會有一個中斷請求觸發(fā)器和一個中斷屏蔽觸發(fā)器，用于管理當前該中斷源的狀態(tài)；中斷請求觸發(fā)器：1——有請求；0——無請求；中斷屏蔽觸發(fā)器：1——被屏蔽；0——未被屏蔽；若系統(tǒng)中共有n級中斷，則有兩個n位中斷請求寄存器和中斷屏蔽寄存器；CPU響應中斷時，系統(tǒng)需要進行優(yōu)先權(quán)控制，實現(xiàn)正常的中斷嵌套；置“1”（關閉）本級和低級的中斷屏蔽觸發(fā)器；清“0”（開放）更高級的中斷屏蔽觸發(fā)器；2023/5/2437單重中斷和多重中斷的服務程序流程中斷否？保護現(xiàn)場設備服務恢復現(xiàn)場

開中斷中斷返回取指令執(zhí)行指令中斷服務程序

中斷響應程序斷點進棧關中斷向量地址PC中斷周期是中斷返回保護現(xiàn)場設備服務恢復現(xiàn)場開中斷開中斷開中斷中斷隱指令中斷隱指令否取指令執(zhí)行指令中斷否？否

中斷響應程序斷點進棧關中斷向量地址PC中斷周期是中斷服務程序單重多重2023/5/24382、多級中斷源的識別獨立請求方式的中斷優(yōu)先級排隊與中斷向量產(chǎn)生邏輯；2023/5/2439課本P249【例1】

如圖8.9的二維中斷系統(tǒng)中。問：在中斷情況下，CPU和設備的優(yōu)先級如何考慮？請按降序排列各設備的中斷優(yōu)先級。在中斷情況下，CPU的優(yōu)先級最低；各設備的優(yōu)先次序為

(ABC)(DEF)(GHI)CPU **括號中的為同級中斷源，不可進行中斷嵌套，但同時請求時會有優(yōu)先權(quán)的區(qū)分；2023/5/2440課本P249【例1】

如圖8.9的二維中斷系統(tǒng)中。問：若CPU現(xiàn)執(zhí)行設備B的中斷服務程序，則IM2、IM1、IM0的狀態(tài)是什么？如果CPU執(zhí)行設備D的中斷服務程序，則IM2、IM1、IM0的狀態(tài)又是什么？由于設備B的優(yōu)先權(quán)最高，則在執(zhí)行設備B的中斷服務時要禁止同級和低級所有中斷源的請求，因此IM2IM1IM0=111；若執(zhí)行設備D的中斷服務，則設備A、B、C均可發(fā)生中斷嵌套，因此IM2IM1IM0=011；2023/5/2441課本P249【例1】

如圖8.9的二維中斷系統(tǒng)中。問：每一級的IM能否對某個優(yōu)先級的個別設備單獨進行屏蔽？如果不能，采取什么措施可以實現(xiàn)？每一級的IM只能對同級所有設備進行屏蔽，無法實現(xiàn)對個別設備的單獨屏蔽；若要單獨屏蔽個別設備，則可在該設備的接口中實現(xiàn)，將接口內(nèi)的EI（中斷允許標志）清0；若要使設備C一提出中斷請求，CPU立即響應，則應如何調(diào)整?使設備C的優(yōu)先權(quán)最高，即可滿足題目要求；可將設備C單獨設置為第3級中斷，并令IM3=0即可。2023/5/2442多級中斷的中斷屏蔽技術關中斷即使有中斷源產(chǎn)生中斷請求，但CPU因某種條件存在而不會中止現(xiàn)行程序，發(fā)生中斷；中斷屏蔽用程序方式有選擇地封鎖某些中斷源，而允許另一些中斷響應。實現(xiàn)多級中斷的條件提前設置“開中斷”指令。優(yōu)先級高的中斷請求有權(quán)中斷優(yōu)先級低的中斷服務。由屏蔽字決定是否有權(quán)中斷2023/5/2443多級中斷的中斷屏蔽技術中斷屏蔽的實現(xiàn)方法：設優(yōu)先級從高到低依次為：7、6、5、4、3、2、1、0；則當響應第3級中斷時 中斷屏蔽字設為：00001111改變優(yōu)先級的方法：修改屏蔽字欲使第2級中斷的優(yōu)先權(quán)高于第3級；則可設置第3級中的屏蔽字設為：00001011

第2級中的屏蔽字設為：000011112023/5/2444中斷屏蔽技術舉例例：某機有5個中斷源L0～L4，按中斷響應優(yōu)先級從高到低為L0→L1→L2→L3→L4，現(xiàn)要求將中斷處理次序改為L1→L3→L4→L0→L2，請寫出各中斷源的屏蔽字。中斷源屏蔽字（L0L1L2L3L4）L0L1L2L3L410100111110010010111101012023/5/24458.3.5中斷控制器2023/5/24468.3.6

PC系列機中斷機制中斷源外部中斷異常中斷不可屏蔽中斷NMI可屏蔽中斷INTR異常中斷指令中斷INTn除法錯中斷單步中斷斷點中斷溢出中斷由執(zhí)行指令引起的中斷。由隨機的硬件信號引起的中斷；2023/5/2447不可屏蔽中斷NMI由CPU的NMI引腳引入該中斷請求，CPU得到該中斷請求立即響應，不需要CPU發(fā)響應信號；中斷類型號固定為2；中斷優(yōu)先權(quán)高于可屏蔽中斷INTR，一般用于系統(tǒng)對緊急情況的處理，用戶不能使用；常見的NMI中斷：系統(tǒng)RAM奇偶校驗錯、I/O通道校驗錯、協(xié)處理器出錯等。2023/5/2448可屏蔽中斷INTR由CPU的INTR引腳引入該中斷請求；該中斷請求只有在CPU的中斷允許標志位IF=1時，CPU才會通過發(fā)回響應信號的方式響應；CPU對INTR中斷的響應控制可由STI（允許響應INTR中斷）、CLI（禁止響應INTR中斷）兩條指令完成。此類中斷的中斷類型號由中斷源提供；常見的INTR中斷：外部設備的中斷請求，如I/O設備的數(shù)據(jù)傳送請求，用戶可自行設計；2023/5/2449指令中斷INTn由CPU執(zhí)行在程序中預先安排好的中斷指令引起的；該中斷是可預期的、且不可屏蔽的；處理該中斷時，CPU不需要發(fā)響應信號；指令的操作數(shù)字段（n）即為中斷類型號；中斷類型號的范圍為5≤n≤255；這類中斷包括BIOS中斷、DOS中斷以及一些未定義的自由中斷（可由系統(tǒng)擴充或根據(jù)應用需要自定義）。2023/5/2450異常中斷由CPU內(nèi)部的突發(fā)事件引起的中斷，是不可屏蔽中斷；其中斷類型號固定；除法錯中斷－－類型號為0；執(zhí)行除法指令時，除數(shù)為0，或除得的商大于規(guī)定位數(shù)；單步中斷－－類型號為1；斷點中斷－－類型號為3；溢出中斷－－類型號為4；該類中斷的實質(zhì)由CPU運行過程中的突發(fā)事件引起系統(tǒng)在適當位置自動添加一條中斷指令，然后由CPU執(zhí)行該指令引起的中斷；同指令中斷一樣，處理該中斷時，CPU不需要發(fā)響應信號。2023/5/2451外部中斷指令中斷內(nèi)部異常中斷硬件故障中斷軟件故障中斷2023/5/2452各類中斷的比較中斷產(chǎn)生的特點中斷類型號的來源CPU是否應答可屏蔽性NMI中斷隨機性突發(fā)性系統(tǒng)固定為2不需要不可屏蔽INTR中斷隨機性突發(fā)性由中斷源提供需要可屏蔽（IF）指令中斷可預期由指令提供不需要不可屏蔽內(nèi)部中斷隨機性突發(fā)性系統(tǒng)固定為0、1、3、4不需要不可屏蔽(除單步中斷TF)2023/5/24538.4DMA方式DMA（直接內(nèi)存訪問）方式完全由硬件控制執(zhí)行I/O交換的工作方式；DMAC完全接管系統(tǒng)總線的控制權(quán)，利用總線控制數(shù)據(jù)在主存和外設之間的直接傳送，所交換的數(shù)據(jù)不經(jīng)過CPU。DMA特點速度快，但硬件復雜度高。DMA方式中，DMAC的工作：接受外設的DMA請求，并提交給CPU；接管總線的控制權(quán)，控制主存和外設之間的數(shù)據(jù)傳送；完成數(shù)據(jù)傳送后，交還總線使用權(quán)。磁盤與主存之間的數(shù)據(jù)傳送8.4.1DMA的基本概念2023/5/24548.4.2DMA傳送方式DMA傳送時，CPU不能使用總線，會影響CPU的工作效率；當CPU需要訪存，或者訪問外設時，程序會阻塞；可使DMAC與CPU分時復用總線；常用的DMA傳送方式停止CPU訪問方式早期使用的一種方式；周期挪用方式（周期竊取方式）適用于外設讀寫周期大于主存的存取周期的系統(tǒng)中；DMA與CPU交替訪問方式（透明DMA方式）適用于CPU周期大于主存存取周期的系統(tǒng)中；每次挪用的一個總線周期，對于DMAC來說需要2-5個周期，用于總線控制權(quán)的申請、建立和歸還。2023/5/2455停止CPU訪問方式

工作過程DMA傳送期間，由DMAC長期占用總線，CPU不能訪存，只有DMA傳送結(jié)束時才將總線歸還給CPU使用；特點控制簡單，適于高速外設的數(shù)據(jù)成組傳送；內(nèi)存使用效率不高。(一般外設的讀寫周期遠大于主存的存取周期)2023/5/2456周期挪用方式工作過程每次DMA傳送，都是通過外設挪用一個或幾個主存周期，分別完成數(shù)據(jù)的成塊傳送。特點：主存使用效率較高，常用；CPU和外設訪存沖突時，外設優(yōu)先訪問。2023/5/2457DMA與CPU交替訪存方式工作過程將CPU的工作周期一分為二，分別用于DMA和CPU訪存；特點：對主存的訪問時間不會發(fā)生沖突，也不需要總線控制權(quán)的申請建立和歸還過程；透明DMA方式DMA傳送不影響CPU的工作；2023/5/24588.4.3DMA控制器1、DMA控制器的基本組成2023/5/24592、DMA數(shù)據(jù)傳送過程DMA請求DMAC向CPU請求總線使用權(quán)；DMA響應CPU給DMAC分配總線使用權(quán)；DMA傳送DMAC尋址外設和存儲器；DMAC控制外設與主存之間的數(shù)據(jù)傳送，并檢測是否傳送結(jié)束；DMA結(jié)束DMAC歸還總線使用權(quán)。之前要有對DMAC芯片的編程操作——傳送前的預處理2023/5/2460DMA方式和中斷控制方式的區(qū)別數(shù)據(jù)傳送的實現(xiàn)方式中斷——程序傳送；DMA——硬件實現(xiàn)；CPU響應請求的時間中斷——一個指令周期結(jié)束；DMA——一個總線周期結(jié)束；請求的目的中斷——CPU的服務；DMA——總線的使用權(quán)；是否需要保護現(xiàn)場中斷——需要；DMA——不需要（CPU不參與數(shù)據(jù)傳送）；DMA的優(yōu)先權(quán)高于中斷的優(yōu)先權(quán)。2023/5/24618.4.4DMAC的類型

選擇型DMAC特點物理上，可以連接

多個設備；邏輯上，只允許連

接一個設備；選擇型DMAC相當于一個

邏輯開關；只增加少量硬件，

可實現(xiàn)為多個設備服務的目的；適用于數(shù)據(jù)傳輸率很高的設備；2023/5/24622.多路型DMAC特點物理上，可以連接多個設備；邏輯上，也允許多個設備同時工作；各設備以字節(jié)交叉方式進行數(shù)據(jù)傳送；DMAC內(nèi)部需要多組寄存器；設備對DMAC的請求可采用鏈式，或獨立請求方式；2023/5/2463課本P260【例3】設有磁盤、磁帶、打印機三個設備同時工作。各設備發(fā)出DMA請求的時間間隔如下磁盤——30μs；磁帶——45μs；打印機——150μs；設優(yōu)先權(quán)為磁盤最高，磁帶次之，打印機最低；已知DMAC每完成一次DMA傳送所需的時間是5μs。若采用多路型DMAC，則請畫出DMAC為三個設備服務的工作時間圖。2023/5/2464T4T6T7T2為磁盤服務T5T8T3為磁帶服務為打印機服務T15μsDMA請求打印機tDMA請求DMA請求DMA請求45μs磁帶tDMA請求DMA請求DMA請求DMA請求30μs磁盤t課本P260【例3】圖解2023/5/24658.5通道方式8.5.1通道的功能8.5.2通道的類型8.5.3通道結(jié)構(gòu)的發(fā)展2023/5/24668.5.1通道的功能通道的功能執(zhí)行通道指令、組織外圍設備和內(nèi)存進行數(shù)據(jù)傳輸;按I/O指令要求啟動外圍設備，向CPU報告中斷。CPU對通道的管理CPU通過執(zhí)行I/O指令控制通道的數(shù)據(jù)傳送；CPU處理來自通道的中斷，實現(xiàn)對通道的管理；一種是數(shù)據(jù)傳送結(jié)束中斷；一種是故障中斷。通道對設備控制器的管理通道使用通道指令控制I/O模塊進行數(shù)據(jù)傳送操作；通道接收通道狀態(tài)字了解外設的狀態(tài)。2023/5/2467通道結(jié)構(gòu)2023/5/24688.5.2通道的類型選擇通道物理上可以連接多個設備，但這些設備不能同時工作；某一段時間內(nèi)通道只能選擇一個設備進行工作。多路通道同一時間能處理多個I/O設備的數(shù)據(jù)傳輸。多路通道的類型數(shù)組多路通道利用設備尋址的空隙為其他設備服務；字節(jié)多路通道利用設備數(shù)據(jù)傳送中字節(jié)之間的空隙為其他設備服務；高速通道多路轉(zhuǎn)換通路連接高速設備連接低速設備2023/5/24698.5.3通道結(jié)構(gòu)的發(fā)展通道結(jié)構(gòu)的I/O處理器輸入輸出處理器(IOP)IOP可以和CPU并行工作，提供高速的DMA處理能力，實現(xiàn)數(shù)據(jù)的高速傳送；IOP不獨立于CPU工作，它是主機的一個部件；外圍處理機（PPU）PPU獨立于主機工作的。2023/5/24708.6通用I/O標準接口并行I/O標準接口SCSI（小型計算機系統(tǒng)接口）設計思想來源于IBM大型機系統(tǒng)的I/O通道結(jié)構(gòu)；目的是使CPU擺脫對各種設備的繁雜控制。