數(shù)字電子技術(shù)總復習課件

1、卡諾圖化簡步驟：

------用卡諾圖表示邏輯函數(shù)

------找出可合并的最小項（即畫圈）

------化簡后的乘積項相加 （項數(shù)最少，每項因子最少）畫圈原則：1）能大則大---每個圈包含的最小項個數(shù)越多越好（但個數(shù)滿足2n個）；2）能少則少---圈的數(shù)目越少越好；3）重復有新---每圈至少包含一個其他圈所未包含的最小項；4）一個不漏---不能漏掉任何一個最小項。無關(guān)項的表示方法真值表中，用“×”或“Φ”表示；表達式中，可令無關(guān)項=0；（或全體無關(guān)項之和=0）卡諾圖中，對應(yīng)方格內(nèi)填“×”或“Φ”。含有無關(guān)項的邏輯函數(shù)還可以表示成如下形式：卡諾圖法：有利于化簡的×，當作1處理；不利于化簡的×，當作0處理。一、門電路的基本概念第三章與非 或非 與或非掌握正負邏輯體制的概念。二、CMOS門電路⒈掌握CMOS反相器的電路結(jié)構(gòu)、電壓電流傳輸特性、輸出特性、輸入端保護措施、主要參數(shù)。⒉注意掌握CMOS與非門、或非門的連接規(guī)律。⒊掌握OD門引出的意義。⒋掌握三態(tài)門的工作原理、特點，特別是其在電路中對電路工作狀態(tài)的控制作用。5.會根據(jù)CMOS門電路結(jié)構(gòu)判斷CMOS電路的邏輯功能。6.掌握TTL與CMOS門電路功能比較及使用時注意問題。重點題目：3.3，

3.8，3.15，3.20，3.29三、TTL門電路⒈掌握TTL反相器的電路結(jié)構(gòu)、傳輸特性、輸入及輸出特性、輸入端負載特性；主要參數(shù)(噪聲容限、扇出系數(shù)等）。⒉注意掌握TTL反相器、與非門、或非門的電路結(jié)構(gòu)區(qū)別，會根據(jù)輸入端的不同輸入情況判斷輸出狀態(tài)。⒊掌握OC門引出的意義。⒋掌握三態(tài)門的工作原理、特點，特別是其在電路中對電路工作狀態(tài)的控制作用。⒌會判斷TTL電路的邏輯功能。重點題目：3.1，3.3，3.8，3.14，3.18，3.19，3.29及課件中討論題。第四章四大重點內(nèi)容:⒈組合邏輯電路基本概念；⒉組合邏輯電路的分析；⒊組合邏輯電路的設(shè)計；①用SSI門電路實現(xiàn)組合邏輯電路；②用MSI門電路實現(xiàn)組合邏輯電路。⒋常用中規(guī)模集成組合邏輯電路。（譯碼器、數(shù)據(jù)選擇器、加法器）重要習題：小測驗題目、作業(yè)、4.14，4.21

第一大重點：基本概念1、邏輯電路分類：①組合邏輯電路②時序邏輯電路2、組合邏輯電路的特點：①動作特點：每一時刻的輸出僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)；②電路結(jié)構(gòu)特點：不包含記憶單元（或存儲單元。）

第二大重點：組合邏輯電路的分析步驟：根據(jù)電路→寫出輸出表達式→化簡（為使寫真值表簡單）→寫出真值表→說明功能。

第三大重點：組合邏輯電路的設(shè)計設(shè)計：已知實際邏輯問題→求實現(xiàn)該邏輯功能的最簡邏輯電路步驟：實際邏輯問題→邏輯抽象→邏輯真值表→邏輯函數(shù)式→根據(jù)要求選定所用器件：1、若選用SSI，化簡函數(shù)→變換函數(shù)→畫出實現(xiàn)電路；2、若選用MSI，變換函數(shù)→畫出實現(xiàn)電路。邏輯抽象任務(wù):1、分析事件的因果關(guān)系，確定輸入變量和輸出變量；2、定義邏輯狀態(tài)的含義：用0或1表示輸入和輸出的不同狀態(tài)；3、根據(jù)給定的因果關(guān)系列出邏輯真值表。

第四大重點：重要中規(guī)模器件及應(yīng)用

譯碼器分二進制譯碼器、十進制譯碼器及字符顯示譯碼器，注意字符顯示譯碼器與字符顯示器的正確連接。二進制譯碼器能產(chǎn)生輸入變量的全部最小項（或最小項的反函數(shù)），而任一組合邏輯函數(shù)總能表示成最小項之和的形式，所以，由n位二進制譯碼器加上合適的門電路即可實現(xiàn)任何形式輸入變量數(shù)不大于n的組合邏輯函數(shù)。

一、譯碼器

數(shù)據(jù)選擇器能夠從多路數(shù)字信息中任意選出所需要的一路信息作為輸出，至于選擇哪一路數(shù)據(jù)輸出，則完全由地址代碼組合決定。

數(shù)據(jù)選擇器具有標準與或表達式的形式，提供了地址變量的全部最小項，并且一般情況下，Di可以當作一個變量處理。例，八選一數(shù)據(jù)選擇器的表達式為：

用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)據(jù)選擇器→確定地址變量→對比要實現(xiàn)函數(shù)與數(shù)據(jù)選擇器輸出的表達式，求Di→畫連線圖。

二、數(shù)據(jù)選擇器第五章1.觸發(fā)器的定義和功能特點。2.掌握基本SR鎖存器的電路結(jié)構(gòu)及工作原理。3.掌握各種邊沿觸發(fā)器的電路符號、邏輯功能、特性方程，注意異步置0端和異步置1端的作用特點。4.掌握不同功能觸發(fā)器之間的轉(zhuǎn)換方法。5.會畫各邏輯功能觸發(fā)器的時序波形圖。重要題型：畫波形題。本章做過的作業(yè)和課堂練習題。觸發(fā)器的邏輯功能轉(zhuǎn)換觸發(fā)器邏輯功能轉(zhuǎn)換的步驟：1、寫出已知觸發(fā)器和待求功能的觸發(fā)器二者的特性方程。2、令二者特性方程相等,得出邏輯功能轉(zhuǎn)換的表達式。3、畫邏輯圖。目前生產(chǎn)的時鐘控制觸發(fā)器只有JK觸發(fā)器和D觸發(fā)器。1、D→JKD：Q*=D；JK：即可實現(xiàn)轉(zhuǎn)換。2、D→T、T′D：Q*=D；T：即可實現(xiàn)轉(zhuǎn)換。一、由D觸發(fā)器→其他觸發(fā)器二、由JK觸發(fā)器→其他觸發(fā)器1、JK→D

令J＝D，K＝D′即可實現(xiàn)轉(zhuǎn)換。2、JK→T令J＝K＝T即可實現(xiàn)轉(zhuǎn)換。第六章三大重點⒈時序邏輯電路的基本概念，寄存器和計數(shù)器的功能特點。⒉同步時序邏輯電路的分析（有輸入端時，要分別分析）。⒊用74LS161或74LS160分析和設(shè)計任意進制計數(shù)器。（M<N和M>N兩種情況）

同步時序邏輯電路的分析重點習題：6.2，6.3，6.6一、同步時序邏輯電路的分析方法回顧同步時序邏輯電路的分析：已知同步時序邏輯電路的邏輯圖，求邏輯功能。分析步驟：1、寫出各觸發(fā)器的驅(qū)動方程；2、寫出各觸發(fā)器的狀態(tài)方程；3、寫出輸出方程；4、畫出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖；5、畫出時序波形圖；6、說明邏輯功能；7、檢查電路能否自啟動。狀態(tài)轉(zhuǎn)換表的列寫方法：1、把給定的電路初態(tài)和當前的輸入變量取值代入該電路的狀態(tài)方程和輸出方程，得到電路的次態(tài)和輸出；2、以得到的次態(tài)作為新的初態(tài)，連同此時的輸入變量取值，再代入狀態(tài)方程和輸出方程，得到新的次態(tài)和輸出，直到將電路中全部狀態(tài)轉(zhuǎn)換關(guān)系全部列成表格即可。狀態(tài)轉(zhuǎn)換圖：以圓圈表示電路的各個狀態(tài)，以箭頭表示狀態(tài)的轉(zhuǎn)換方向，并在箭頭旁注明狀態(tài)轉(zhuǎn)換前的輸入變量取值和輸出值。時序圖：在一系列時鐘脈沖的作用下，電路的狀態(tài)和輸出隨時間變化的波形圖。二、任意進制計數(shù)器的構(gòu)成方法題型小結(jié)1、M<N（用一片給定芯片及合適門電路，分析與設(shè)計）（1）固定M進制：掌握各種方法，注意標明進位端，寫出有效狀態(tài)循環(huán)圖。（2）可控進制：掌握兩種方法，注意標明進位端，寫出有效狀態(tài)循環(huán)圖。2、M>N（用多片給定芯片及合適門電路，分析與設(shè)計）（2）

M＝N1×N2

或M≠

N1×N2：掌握整體清零法。注意標明進位端、說明片間進制、說明分頻比。（注意161和160芯片在實現(xiàn)時的區(qū)別）（1）M＝N1×N2：掌握兩種方法（串行進位和并行進位），注意標明進位端、說明片間進制、說明分頻比、寫出N1和N2進制各自的有效狀態(tài)循環(huán)圖。計數(shù)器設(shè)計部分重點習題3、用多片160或161實現(xiàn)M進制計數(shù)器的方法；相關(guān)習題：6.11，6.12，6.14；1、用一片160或161實現(xiàn)M進制計數(shù)器的方法；

相關(guān)習題：6.13，6.15，6.16；2、用一片160或161實現(xiàn)可控進制計數(shù)器的方法；相關(guān)習題：6.18，6.19，6.20，6.21。第七章⒈掌握ROM、RAM的基本概念（定義、結(jié)構(gòu)、類型、各類型特點以及存儲容量、字數(shù)（字節(jié)數(shù)）、位數(shù)（字長）等概念。⒉掌握ROM和RAM的擴展方法。⒊掌握用ROM和PLA分析和設(shè)計組合邏輯函數(shù)的方法。（會畫點陣，會分析點陣，會求點陣容量和存儲容量。）

重要習題：作業(yè)題⒈掌握脈沖波形的有關(guān)概念；⒉掌握施密特觸發(fā)器、單穩(wěn)態(tài)