實驗五全加器的應用

實驗五全加器的應用第一頁，共十八頁，編輯于2023年，星期二一、實驗目的（1）了解算術運算電路的結構。（2）掌握半加器、全加器二者之間的區(qū)別和聯(lián)系。（3）掌握74LS283先行進位全加器的邏輯功能和特點。（4）掌握全加器的應用。

第二頁，共十八頁，編輯于2023年，星期二二、實驗所用器件型號及管腳排列74LS283管腳排列和邏輯符號第三頁，共十八頁，編輯于2023年，星期二（一）半加器三、實驗原理半加器，即不考慮低位的進位輸入的加法器。例如設計一位二進制的半加器。半加器真值表如表所示，由真值表得到

和

，由表達式得到用門電路實現(xiàn)的半加器電路以及半加器的邏輯符號如圖。

半加器電路及邏輯符號半加器真值表第四頁，共十八頁，編輯于2023年，星期二（二）全加器

相對半加器而言，全加器不僅要考慮兩數(shù)相加，還要考慮低位向本位的進位。第五頁，共十八頁，編輯于2023年，星期二一位全加器邏輯電路圖一位全加器邏輯符號及擴展第六頁，共十八頁，編輯于2023年，星期二74LS283是TTL雙極型并行4位全加器，特點是先行進位，因此運算速度很快，其外形為雙列直插，管腳排列和邏輯符號如圖2.5.5所示。它有兩組4位二進制數(shù)輸入A4A3A2A1、B4B3B2B1，一個低位向本位的進位輸入CI，有一組二進制數(shù)輸出S4S3S2S1，一個最高位的進位輸出CO，該器件所完成的4位二進制加法運算如右圖所示。（三）集成全加器芯片74LS283的應用第七頁，共十八頁，編輯于2023年，星期二74LS283的基本應用如下：1．完成4位二進制數(shù)加法。

因為74LS283本身是全加器，所以可以直接進行4位二進制數(shù)加法，例如：A4A3A2A1=1001，B4B3B2B1=1101，CI=0，則輸出為C4S4S3S2S1=10110。2．實現(xiàn)碼組變換。有些碼組變換存在加法關系，如8421BCD碼轉換至余3碼，只要在8421BCD碼基礎上加3（0011）即可實現(xiàn)變換。第八頁，共十八頁，編輯于2023年，星期二3．8421BCD碼加法器。十進制數(shù)二進制加法器的輸出（校正電路的輸入）BCD碼的輸出列C4S4S3S2S1C4S4S3S2S100000000000100001000012000100001030001100011400100001005001010010160011000110700111001118010000100090100101001100101010000110101110001120110010010130110110011140111010100150111110101161000010110171000110111181001011000191001111001第九頁，共十八頁，編輯于2023年，星期二BCD碼加法電路圖P=S4S3+S4S2+C4第十頁，共十八頁，編輯于2023年，星期二4．實現(xiàn)兩個4位二進制數(shù)相減。

兩個4位二進制數(shù)相減可以看做兩個帶符號的4位二進制數(shù)相加，即原碼的相減變?yōu)檠a碼的相加，而正數(shù)的補碼就是本身，負數(shù)的補碼是反碼加1，這樣，A-B=A+（-B），就可利用74LS283實現(xiàn)減法運算。A數(shù)照常輸入，B數(shù)通過反相器輸入，加1可以使CI=1得到，這樣輸出的結果就是兩數(shù)之差，但是這個結果為補碼，要通過CO來判別結果的正負。例如7-3（原碼0111-0011）轉化為補碼相加0111+1101=10100這里CO=1，結果為正數(shù)，補碼0100等于原碼，即結果為+4；而3-7（原碼0011-0111）轉化為補碼相加0011+1001=01100這里CO=0，結果為負數(shù)，補碼1100還要再求補一次才能得到正確的原碼，1100求補為0100，即結果為-4。按習慣，把CO通過非門取反作為符號位。第十一頁，共十八頁，編輯于2023年，星期二加法器完成的減法計算電路第十二頁，共十八頁，編輯于2023年，星期二（一）基礎實驗部分四、實驗內容1．利用74LS283加法器實現(xiàn)二進制加法。加法器功能測試加法器功能測試第十三頁，共十八頁，編輯于2023年，星期二2．利用74LS283四位二進制加法器實現(xiàn)8421BCD碼轉換為余3碼的電路。

要求寫出設計全過程，畫出邏輯電路圖。8421BCD碼到余3碼

第十四頁，共十八頁，編輯于2023年，星期二3．實現(xiàn)一位8421BCD碼的加法運算。

用兩塊74LS283及門電路實現(xiàn)，要求寫出設計全過程，畫出邏輯圖。輸入用邏輯開關，輸出用指示燈，改變開關狀態(tài)，觀察輸出指示燈的變化，將實驗結果記錄在表中。兩位8421BCD碼的加法第十五頁，共十八頁，編輯于2023年，星期二4．實現(xiàn)兩個4位二進制數(shù)的減法。

根據(jù)前面講到的利用加法器來實現(xiàn)減法運算的原理，此電路必須分兩步進行，所以要用兩塊74LS283及適當門電路完成連接，輸入用邏輯開關表示，輸出用指示燈來觀察結果，改變開關狀態(tài)，觀察輸出指示燈的變化，將實驗結果記錄在表中。5．用門電路設計出一位半加器，并且由半加器擴展成一位全加器。要求寫出設計全過程，畫出邏輯電路圖。兩個4位二進制數(shù)的減法第十六頁，共十八頁，編輯于2023年，星期二（二）提高部分6．用適當門電路設計一個二進制原碼反碼選擇器，要求寫出設計過程，畫出邏輯圖，并且檢測電路是否正確。（提示：用變量M來進行判別是原碼還是反碼。）7．試用異或門和集成4位二進制全加器74LS283構成一個無符號數(shù)的4位并行加、減運算電路。要求當控制信號X＝0時，電路實現(xiàn)加法運算;X＝1時，實現(xiàn)減法運算。第十七頁，共十八頁，編輯于2023年，星期二8．用適當門電路和74LS283來完成一個8421BCD