微型計算機原理及其應(yīng)用

微型計算機原理及其應(yīng)用1第一頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口概述只讀存儲器ROM隨機存儲器RAM存儲器芯片的擴展及其與系統(tǒng)總線的連接典型的半導體芯片舉例

2第二頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口概述只讀存儲器ROM隨機存儲器RAM存儲器芯片的擴展及其與系統(tǒng)總線的連接典型的半導體芯片舉例3第三頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——概述存儲器是計算機(包括微機)硬件系統(tǒng)的重要組成部分，有了存儲器，計算機才具有“記憶”功能，才能把程序及數(shù)據(jù)的代碼保存起來，才能使計算機系統(tǒng)脫離人的干預(yù)，而自動完成信息處理的功能。

4第四頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——概述5第五頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——概述存儲器的分類按存儲介質(zhì)分類——磁芯存儲器、半導體存儲器、光電存儲器、磁膜、磁泡和其它磁表面存儲器以及光盤存儲器等。

按存取方式分類——隨機存儲器(內(nèi)存和硬盤)、順序存儲器(磁帶)。按存儲器的讀寫功能分類——只讀存儲器(ROM)、隨機存儲器(RAM)。按信息的可保存性分類——非永久記憶的存儲器、永久性記憶的存儲器。按在計算機系統(tǒng)中的作用分類——主存儲器、輔助存儲器、緩沖存儲器、控制存儲器等。6第六頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——概述存儲器的性能指標存儲器系統(tǒng)的三項主要性能指標是【容量】、【速度】和【可靠性】。存儲容量：是存儲器系統(tǒng)的首要性能指標，因為存儲容量越大，則系統(tǒng)能夠保存的信息量就越多，相應(yīng)計算機系統(tǒng)的功能就越強；存取速度：直接決定了整個微機系統(tǒng)的運行速度，因此，存取速度也是存儲器系統(tǒng)的重要的性能指標；存儲器可靠性：也是存儲器系統(tǒng)的重要性能指標。通常用平均故障間隔時間來衡量。

為了在存儲器系統(tǒng)中兼顧以上三個方面的指標，目前在計算機系統(tǒng)中通常采用三級存儲器結(jié)構(gòu)，即使用高速緩沖存儲器、主存儲器和輔助存儲器，由這三者構(gòu)成一個統(tǒng)一的存儲系統(tǒng)。從整體看，其速度接近高速緩存的速度，其容量接近輔存的容量，而其成本則接近廉價慢速的輔存平均價格。7第七頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——概述微機系統(tǒng)存儲體結(jié)構(gòu)8第八頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——概述存儲器的分類9第九頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——概述半導體存儲器

什么叫半導體？

導電性能介于導體與絕緣體之間的材料，叫做半導體．

例如：鍺、硅、砷化鎵等．

半導體在科學技術(shù)，工農(nóng)業(yè)生產(chǎn)和生活中有著廣泛的應(yīng)用．（例如：

電視、半導體收音機、電子計算機等）

半導體的一些電學特性：

①壓敏性：有的半導體在受到壓力后電阻發(fā)生較大的變化．

用途：制成壓敏元件，接入電路，測出電流變化，以確定壓力的變化．

②熱敏性：有的半導體在受熱后電阻隨溫度升高而迅速減?。?/p>

用途：制成熱敏電阻，用來測量很小范圍內(nèi)的溫度變化．

10第十頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——概述半導體存儲器的分類

半導體存儲器RAMROMSRAMDRAM掩膜ROMPROMEPROMEEPROMFlashROM11第十一頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口概述只讀存儲器ROM隨機存儲器RAM存儲器芯片的擴展及其與系統(tǒng)總線的連接典型的半導體芯片舉例12第十二頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——只讀存儲器ROM只讀存儲器(ReadOnlyMemory,ROM)：內(nèi)容只可讀出不可寫入，最大優(yōu)點是所存信息可長期保存，斷電時，ROM中的信息不會消失。主要用于存放固定的程序和數(shù)據(jù)，通常用它存放引導裝入程序。

半導體存儲器RAMROMSRAMDRAM掩膜ROMPROMEPROMEEPROMFlashROM13第十三頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——只讀存儲器ROM掩膜ROM在出廠前由芯片廠家將程序?qū)懙絩om里，以后永遠不能修改。如圖是一個簡單的4×4位的MOSROM存儲陣列，兩位地址輸入，經(jīng)譯碼后，輸出四條字選擇線，每條字選擇線選中一個字，此時位線的輸出即為這個字的每一位。此時，若有管子與其相連（如位線1和位線4），則相應(yīng)的MOS管就導通，輸出低電平，表示邏輯“0”；否則（如位線2和位線3）輸出高電平，表示邏輯“1”。(0110、0101、1010、0000)14第十四頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——只讀存儲器ROM可編程的ROM(Programmable-ROM，PROM)

掩模ROM的存儲單元在生產(chǎn)完成之后，其所保存的信息就已經(jīng)固定下來了，這給使用者帶來了不便。為了解決這個矛盾，設(shè)計制造了一種可由用戶通過簡易設(shè)備寫入信息的ROM器件，即可編程的ROM，又稱為PROM。PROM的類型有多種，如二極管破壞型PROM存儲器，在出廠時，存儲體中每條字線和位線的交叉處都是兩個反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導通，此時，意味著該存儲器中所有的存儲內(nèi)容均為“1”。如果用戶需要寫入程序，則要通過專門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“1”的那個存儲位上的二極管擊穿，造成這個PN結(jié)短路，只剩下順向的二極管跨連字線和位線，這時，此位就意味著寫入了“1”。讀出的操作同掩模ROM。除此之外，還有一種熔絲式PROM，用戶編程時，靠專用寫入電路產(chǎn)生脈沖電流，來燒斷指定的熔絲，以達到寫入“1”的目的。對PROM來講，這個寫入的過程稱之為固化程序。由于擊穿的二極管不能再正常工作，燒斷后的熔絲不能再接上，所以這種ROM器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了。

15第十五頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——只讀存儲器ROM可擦除可編程ROM(ErasableProgrammableROM,EPROM)

EPROM芯片有一個很明顯的特征，在其正面的陶瓷封裝上，開有一個玻璃窗口，透過該窗口，可以看到其內(nèi)部的集成電路，紫外線透過該孔照射內(nèi)部芯片就可以擦除其內(nèi)的數(shù)據(jù)，完成芯片擦除的操作要用到EPROM擦除器。一般擦除信息需用紫外線照射l5~20分鐘。

16第十六頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——只讀存儲器ROM電可擦除可編程ROM

(ElectronicErasibleProgrammableROM,EEPROM)

EEPROM內(nèi)資料的寫入要用專用的編程器，并且往芯片中寫內(nèi)容時必須要加一定的編程電壓(12—24V，隨不同的芯片型號而定)。EEPROM在寫入數(shù)據(jù)時，仍要利用一定的編程電壓，此時，只需用廠商提供的專用刷新程序就可以輕而易舉地改寫內(nèi)容，所以，它屬于雙電壓芯片。借助于EPROM芯片的雙電壓特性，可以使BIOS具有良好的防毒功能，在升級時，把跳線開關(guān)打至“ON”的位置，即給芯片加上相應(yīng)的編程電壓，就可以方便地升級；平時使用時，則把跳線開關(guān)打至“OFF”的位置，防止病毒對BIOS芯片的非法修改。17第十七頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——只讀存儲器ROM快擦型存儲器(FlashMemory)快擦型存儲器是不用電池供電的、高速耐用的非易失性半導體存儲器，它以性能好、功耗低、體積小、重量輕等特點活躍于便攜機存儲器市場?？觳列痛鎯ζ骶哂蠩EPROM的特點，可在計算機內(nèi)進行擦除和編程，它的讀取時間與DRAM相似，而寫時間與磁盤驅(qū)動器相當?？觳列痛鎯ζ饔?V或12V兩種供電方式。對于便攜機來講，用5V電源更為合適?？觳列痛鎯ζ鞑僮骱啽?，編程、擦除、校驗等工作均已編成程序，可由配有快擦型存儲器系統(tǒng)的中央處理機予以控制?？觳列痛鎯ζ骺商娲鶨EPROM，在某些應(yīng)用場合還可取代SRAM，尤其是對于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲器后可省去電池?？觳列痛鎯ζ鞯姆且资院涂焖僮x取的特點，能滿足固態(tài)盤驅(qū)動器的要求，同時，可替代便攜機中的ROM，以便隨時寫入最新版本的操作系統(tǒng)?？觳列痛鎯ζ鬟€可應(yīng)用于激光打印機、條形碼閱讀器、各種儀器設(shè)備以及計算機的外部設(shè)備中。

18第十八頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口概述只讀存儲器ROM隨機存儲器RAM存儲器芯片的擴展及其與系統(tǒng)總線的連接典型的半導體芯片舉例19第十九頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——隨機存儲器RAM隨機存儲器(RandomAccessMemory,RAM)：在微機系統(tǒng)的工作過程中，可以隨機地對其中的各個存儲單元進行讀／寫操作。

半導體存儲器RAMROMSRAMDRAM掩膜ROMPROMEPROMEEPROMFlashROM20第二十頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——隨機存儲器RAM靜態(tài)隨機存儲器(StaticRAM,SRAM)

SRAM其存儲電路是以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，只要不掉電，信息永不會丟失，不需要刷新電路。SRAM的主要性能是：存取速度快、功耗較大、容量較小。它一般適用于構(gòu)成高速緩沖存儲器（Cache）。21第二十一頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——隨機存儲器RAM動態(tài)隨機存儲器(DynamicRAM,DRAM)

DRAM是依靠電容來存儲信息，電路簡單集成度高，但電容漏電，信息會丟失，故需要專用電路定期進行刷新。DRAM的主要性能是：容量大、功耗較小、速度較慢。它被廣泛地用作內(nèi)存貯器的芯片。

22第二十二頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口概述只讀存儲器ROM隨機存儲器RAM存儲器芯片的擴展及其與系統(tǒng)總線的連接典型的半導體芯片舉例23第二十三頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器的系統(tǒng)結(jié)構(gòu)一般情況下，一個存儲器系統(tǒng)由以下幾部分組成?；敬鎯卧阂粋€基本存儲單元可以存放一位二進制信息，其內(nèi)部具有兩個穩(wěn)定的且相互對立的狀態(tài)，并能夠在外部對其狀態(tài)進行識別和改變。不同類型的基本存儲單元，決定了由其所組成的存儲器件的類型不同。存儲體：一個基本存儲單元只能保存一位二進制信息，若要存放M×N個二進制信息，就需要用M×N個基本存儲單元，它們按一定的規(guī)則排列起來，由這些基本存儲單元所構(gòu)成的陣列稱為存儲體或存儲矩陣。地址譯碼器：由于存儲器系統(tǒng)是由許多存儲單元構(gòu)成的，每個存儲單元一般存放8位二進制信息，為了加以區(qū)分，我們必須首先為這些存儲單元編號，即分配給這些存儲單元不同的地址。地址譯碼器的作用就是用來接受CPU送來的地址信號并對它進行譯碼，選擇與此地址碼相對應(yīng)的存儲單元，以便對該單元進行讀/寫操作。存儲器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。

單譯碼：單譯碼方式又稱字結(jié)構(gòu)，適用于小容量存儲器。

雙譯碼：雙譯碼結(jié)構(gòu)中，將地址譯碼器分成兩部分，即行譯碼器(又叫X譯碼器)和列譯碼器(又叫Y譯碼器)。X譯碼器輸出行地址選擇信號，Y譯碼器輸出列地址選擇信號，行列選擇線交叉處即為所選中的單元。24第二十四頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器的系統(tǒng)結(jié)構(gòu)4.

片選與讀/寫控制電路：片選信號用以實現(xiàn)芯片的選擇。對于一個芯片來講，只有當片選信號有效時，才能對其進行讀/寫操作。片選信號一般由地址譯碼器的輸出及一些控制信號來形成，而讀/寫控制電路則用來控制對芯片的讀/寫操作。I/O電路：I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲單元之間，用來控制信息的讀出與寫入，必要時，還可包含對I/O信號的驅(qū)動及放大處理功能。集電極開路或三態(tài)輸出緩沖器：為了擴充存儲器系統(tǒng)的容量，常常需要將幾片RAM芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用到集電極開路或三態(tài)輸出緩沖器。其它外圍電路：對不同類型的存儲器系統(tǒng)，有時，還專門需要一些特殊的外圍電路，如動態(tài)RAM中的預(yù)充電及刷新操作控制電路等，這也是存儲器系統(tǒng)的重要組成部分。

25第二十五頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器的系統(tǒng)結(jié)構(gòu)CPU時序/控制控制信號存儲體MB讀寫驅(qū)動器MDR地址譯碼器MARN位數(shù)據(jù)總線M位地址總線26第二十六頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器的系統(tǒng)結(jié)構(gòu)32×32=1024存儲單元驅(qū)動器X譯碼器地址反向器I/O電路Y譯碼器地址反向器控制電路輸出驅(qū)動輸入輸出讀/寫選片27第二十七頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接基本存儲器芯片模型

在微型系統(tǒng)中，CPU對存儲器進行讀寫操作，首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應(yīng)的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。所以，存儲器芯片與CPU之間的連接，實質(zhì)上就是其與系統(tǒng)總線的連接，包括(1)地址線的連接；(2)數(shù)據(jù)線的連接；(3)控制線的連接。28第二十八頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接基本存儲器芯片模型

地址線的位數(shù)：從圖中可看出地址線的位數(shù)決定了芯片內(nèi)可尋址的單元數(shù)目，如Intel2114(1K×4)有10條地址線，則可尋址的單元數(shù)為1024個；Intel2116(16K×1)有14條地址線，則可尋址的單元數(shù)為16K個。數(shù)據(jù)線的根數(shù)：RAM芯片的數(shù)據(jù)線多數(shù)為1條，靜態(tài)RAM芯片一般有4條和8條。若為1條數(shù)據(jù)線，則稱為位片存貯芯片；若有4條數(shù)據(jù)線，則該芯片可作為數(shù)據(jù)的低4位或高4位；若有8條數(shù)據(jù)線，則該芯片正好作為一個字節(jié)數(shù)，其引腳已指定相應(yīng)數(shù)據(jù)位的名稱。控制線：RAM芯片的控制引腳信號一般有：芯片選擇信號、讀/寫控制信號，對動態(tài)RAM（DRAM）還有行、列地址選通信號。29第二十九頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接基本存儲器芯片模型

存儲芯片型號存儲容量地址線數(shù)據(jù)線2101（1K×1B）1024×1BA0～A9D02114（1K×4B）1024×4BA0～A9D0～D34118（1K×8B）1024×8BA0～A9D0～D76116（2K×8B）2048×8BA0～A10D0～D76232（4K×8B）4×1024×8BA0～A11

D0～D76264（8K×8B）8×1024×8BA0～A12D0～D761256（32K×8B）32×1024×8BA0～A14D0～D72732（4K×8B）4×1024×8BA0～A11D0～D730第三十頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接

在實際應(yīng)用中，進行存儲器與CPU的連接需要考慮以下幾個問題：①CPU的總線負載能力；②CPU與存儲器之間的速度匹配；③存儲器地址分配和片選；④控制信號的連接。(1)控制線的連接：即如何用CPU的存儲器讀寫信號同存儲器芯片的控制信號線連接，以實現(xiàn)對存儲器的讀寫操作。

簡單系統(tǒng)：CPU讀寫信號與存儲器芯片的讀寫信號直接相連。

復雜系統(tǒng)：CPU讀寫信號和其它信號組合后與存儲器芯片的讀寫信號直接相連。

CPU讀信號最終和存儲器的讀信號相連，CPU寫信號最終和存儲器的寫信號相連。31第三十一頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接(2)數(shù)據(jù)線的連接：若一個芯片內(nèi)的存儲單元是8位，則它自身就作為一組，其引腳D0～D7可以和系統(tǒng)數(shù)據(jù)總線D0～D7或D8～D15直接相連。若一組芯片(4個或8個)才能組成8位存儲單元的結(jié)構(gòu)，則組內(nèi)不同芯片應(yīng)與不同的數(shù)據(jù)總線相連。

61168086D7D0I/O8I/O12164(0)8086D7D0DIN(DOUT)2164(6)DIN(DOUT)2164(7)DIN(DOUT)D632第三十二頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——存儲器芯片分組位擴展(加大字長)

[例]用8個16K×1bit芯片組成16K×8bit的存儲器?！瑼0A13…D0D1D2D716K×1CSCSCSCSWEWEWEWE16K×1D0D1D2D733第三十三頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接(3)地址線的連接：將用以“字選”的低位地址總線直接與存貯芯片的地址引腳相連，將用以“片選”的高位地址總線送入譯碼器?？梢愿鶕?jù)所選用的半導體存儲器芯片地址線的多少，把CPU的地址線分為芯片外(指存儲器芯片)地址和芯片內(nèi)的地址，片外地址經(jīng)地址譯碼器譯碼后輸出。作為存儲器芯片的片選信號，用來選中CPU所要訪問的存儲器芯片。片內(nèi)地址線直接接到所要訪問的存儲器芯片的地址引腳，用來直接選中該芯片中的一個存儲單元。對4K×8b的2732而言，片外地址線為A19～A12，片內(nèi)地址線為A11～A0；對2K×8b的6116而言，片外地址線為A19～A11，片內(nèi)地址線為A10～A0。27328086譯碼器A19~A12A11~A0A11~A061168086譯碼器A19~A11A10~A0A10~A034第三十四頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接字擴展(擴大地址)

CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3譯碼器A14A15123D0~D3D0~D3D0~D3D0~D335第三十五頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接

組成一個存儲系統(tǒng)通常是由多個存儲芯片組成。CPU每次訪問內(nèi)存只能對一個存儲單元進行讀或?qū)?，這個單元位于某個芯片中或一組芯片中。因此，首先要找到這個或這組芯片，這就是所謂的片選問題。換句話說，就是每當CPU訪問內(nèi)存，如何產(chǎn)生相應(yīng)芯片的片選信號。指定一個存貯單元是由CPU給出的地址來決定的，硬件尋址的方法是將地址總線分成兩部分。一部分直接送入芯片進行“片內(nèi)地址譯碼”，確定片內(nèi)單元的位置；另一部分送入譯碼器進行“片外地址譯碼”產(chǎn)生片選信號。通常我們有三種片選方法：線選法、全譯碼法、部分譯碼法。

36第三十六頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——線選法

在剩余的高位地址總線中，任選一位作為片選信號直接與存貯芯片的CS引腳相連，這種方式就稱為線選法。其特點是無需譯碼器，但有較多的地址重疊區(qū)。該方法適用于存儲器容量不大，所使用的存儲芯片數(shù)量不多，而CPU尋址空間遠遠大于存儲器容量。（1）1KBCS（2）1KBCS（3）1KBCS（4）1KBCSA10A11A13A11A0~A937第三十七頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——線選法例5-1：用5片Intel6116(2K×8)組成10K×8位的存儲器系統(tǒng)。求每塊芯片的地址范圍。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0--D7A0--A10數(shù)據(jù)總線地址總線（3）（4）（5）RAM2KBRAM2KB（1）（2）38第三十八頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——線選法

A15A14A13A12A11A10------------A0地址范圍

01111007800H

01111117FFFH

1011100B800H

1011111BFFFH

1101100C800H

1101111CFFFH

1110100E800H

1110111EFFFH

1111000F000H

1111011F7FFH}}}}}存儲器5地址范圍存儲器4地址范圍存儲器3地址范圍存儲器2地址范圍存儲器1地址范圍39第三十九頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——線選法

A19A18A17A16A15A14A13A12A11A10------------A0地址范圍?????????

0111100?7800H?????????

0111111

?7FFFH?????????

1011100?B800H?????????1011111?BFFFH

?????????

1101100?C800H?????????1101111?CFFFH?????????1110100?E800H?????????1110111?EFFFH?????????1111000?F000H?????????

1111011?F7FFH40第四十頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——全譯碼法

除去與存儲芯片直接相連的低位地址總線之外，將剩余的地址總線全部送入“片外地址譯碼器”中進行譯碼的方法就稱為全譯碼法。其特點是物理地址與實際存儲單元一一對應(yīng)，但譯碼電路復雜。

8KB(2)CS8KB(1)CS

8KB(8)CS3-8譯碼器A0~A12A13~A15Y0Y1Y7…41第四十一頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——全譯碼法例5-2：用16片Intel6232(4K×8)組成64K×8位的存儲器系統(tǒng)。求每塊芯片的地址范圍。4KB(1)4KB(2)4KB(16)譯碼器CSCSCSY0Y1Y15A0---A11地址總線數(shù)據(jù)總線D0---D7A15--A12....…….42第四十二頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——全譯碼法

A15A14A13A12A11A10---------A0地址范圍

0000000Y1

0000H--0FFFH

0001

000Y2

1000H--1FFFH

0010000Y3

2000H--2FFFH

1101000Y14

D000H--DFFFH

1110000Y15

E000H--EFFFH

1111000Y16

F000H--FFFFH

存儲器1地址范圍存儲器2地址范圍存儲器3地址范圍存儲器14地址范圍存儲器15地址范圍存儲器16地址范圍43第四十三頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——部分譯碼法

除去與存儲芯片直接相連的低位地址總線之外，剩余的部分不是全部參與譯碼的方法就稱為部分譯碼。其特點是譯碼電路比較簡單，但出現(xiàn)“地址重疊區(qū)”，一個存貯單元可以由多個地址對應(yīng)。

44第四十四頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——部分譯碼法

例5-3：用8片Intel6116(2K×8)組成16K×8位的存儲器系統(tǒng)。求每塊芯片的地址范圍。2KB(1)2KB(2)2KB(8)譯碼器CSCSCSY0Y1Y7A0---A10地址總線數(shù)據(jù)總線D0---D7A15--A11中任三根……......45第四十五頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——地址譯碼器

將CPU與存儲器連接時，首先根據(jù)系統(tǒng)要求，確定存儲器芯片地址范圍，然后進行地址譯碼，譯碼輸出送給存儲器的片選引腳CS。能夠進行地址譯碼功能的部件叫做地址譯碼器。常見的地址譯碼器如74LS138電路。46第四十六頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——地址譯碼器如圖給出了該譯碼器的引腳和譯碼

邏輯框圖。由圖可看到，譯碼器74LS138

的工作條件是控制端G1=1,G2A*=0,G2B*=0，

譯碼輸入端為C、B、A，故輸出有八種狀

態(tài)，因規(guī)定CS*低電平選中存儲器，故譯碼

器輸出也是低電平有效。當不滿足編譯條件

時，74LS138輸出全為高電平，相當于譯碼

器未工作。74LS138的真值表如下表。

47第四十七頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——存儲器芯片的擴展與連接存儲器芯片與CPU的連接——地址譯碼器

G1

CBA譯碼輸出100000=0，其余為1100001=0，其余為1100010=0，其余為1100011=0，其余為1100100=0，其余為1100101=0，其余為1100110=0，其余為1100111=0，其余為1不是上述情況×××～全為148第四十八頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口概述只讀存儲器ROM隨機存儲器RAM存儲器芯片的擴展及其與系統(tǒng)總線的連接典型的半導體芯片舉例49第四十九頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例SRAM芯片HM6116

6116芯片的容量為2K×8bit，有2048個存儲單元，需11根地址線，7根用于行地址譯碼輸入，4根用于列譯碼地址輸入，每條列線控制8位，從而形成了128×128個存儲陣列，即16384個存儲體。6116的控制線有三條，片選CS、輸出允許OE和讀寫控制WE。50第五十頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例SRAM芯片HM6116

Intel6116存儲器芯片的工作過程如下：讀出時，地址輸入線A10～A0送來的地址信號經(jīng)地址譯碼器送到行、列地址譯碼器，經(jīng)譯碼后選中一個存儲單元(其中有8個存儲位)，由CS、OE、WE構(gòu)成讀出邏輯(CS=0，OE=0，WE=1)，打開右面的8個三態(tài)門，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門送到D7～D0輸出。寫入時，地址選中某一存儲單元的方法和讀出時相同，不過這時CS=0，OE=1，WE=0，打開左邊的三態(tài)門，從D7～D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到I/O電路，從而寫到存儲單元的8個存儲位中。當沒有讀寫操作時，CS=1，即片選處于無效狀態(tài)，輸入輸出三態(tài)門至高阻狀態(tài)，從而使存儲器芯片與系統(tǒng)總線“脫離”。6116的存取時間在85～150ns之間。51第五十一頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例DRAM芯片2164

52第五十二頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例DRAM芯片2164

DRAM芯片2164A的容量為64K×1bit，即片內(nèi)有65536個存儲單元，每個單元只有1位數(shù)據(jù)，用8片2164A才能構(gòu)成64KB的存儲器。若想在2164A芯片內(nèi)尋址64K個單元，必須用16條地址線。但為減少地址線引腳數(shù)目，地址線又分為行地址線和列地址線，而且分時工作，這樣DRAM對外部只需引出8條地址線。芯片內(nèi)部有地址鎖存器，利用多路開關(guān)，由行地址選通信號RAS(RowAddressStrobe)，把先送來的8位地址送至行地址鎖存器，由隨后出現(xiàn)的列地址選通信號CAS(ColumnAddressStrobe)把后送來的8位地址送至列地址鎖存器，這8條地址線也用手刷新，刷新時一次選中一行，2ms內(nèi)全部刷新一次。Intel2164A的內(nèi)部結(jié)構(gòu)示意圖如圖所示。53第五十三頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例DRAM芯片2164

54第五十四頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例DRAM芯片2164

圖中64K存儲體由4個128×128的存儲矩陣組成，每個128×128的存儲矩陣，由7條行地址線和7條列地址線進行選擇，在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇128行和128列。鎖存在行地址鎖存器中的七位行地址RA6～RA0同時加到4個存儲矩陣上，在每個存儲矩陣中都選中一行，則共有512個存儲電路可被選中，它們存放的信息被選通至512個讀出放大器，經(jīng)過鑒別后鎖存或重寫。鎖存在列地址鎖存器中的七位列地址CA6～CA0(相當于地址總線的A14～A8)，在每個存儲矩陣中選中一列，然后經(jīng)過4選1的I/O門控電路(由RA7、CA7控制)選中一個單元，對該單元進行讀寫。2164A數(shù)據(jù)的讀出和寫入是分開的，由WE信號控制讀寫。當WE為高時，實現(xiàn)讀出，即所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩沖器在DOUT腳讀出。而WE當為低電平時，實現(xiàn)寫入，DIN引腳上的信號經(jīng)輸入三態(tài)緩沖器對選中單元進行寫入。2164A沒有片選信號，實際上用行選RAS、列選CAS信號作為片選信號。55第五十五頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例EPROM芯片2732A

4K8位存取時間為200ns、250ns；

（1）引腳功能：24腳，圖5-12（a）地址線：12條，A11~A0數(shù)據(jù)線：8條，O7~O0控制線：2條，-CE（片選）-OE：輸出允許（復用）電氣引腳：3條，Vcc（+5V），GND（地）Vpp（+21V），編程高壓，與-OE引腳復用。56第五十六頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例EPROM芯片2732A

（2）工作方式：6種（1）讀方式：當?shù)刂酚行Ш螅?CE和-OE同時有效，讀（2）待用方式：-CE無效時，保持狀態(tài)，輸出高阻，-OE不起作用，自動進入低功耗（125mA降到35mA）（3）編程方式：-OE/Vpp引腳加21V高壓時，進入編程方式。編程地址送地址引腳，數(shù)據(jù)引腳輸入8位編程數(shù)據(jù)，地址和數(shù)據(jù)穩(wěn)定后，-CE端加1個低有效的50ms~55ms編程脈沖（直流信號不起作用），寫入1個單元。然后可換地址、數(shù)據(jù)寫第2個單元。57第五十七頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例EPROM芯片2732A

（2）工作方式：6種（4）編程禁止方式：-OE/Vpp加21V高壓，-CE加高電平，禁止編程，輸出高阻。（5）輸出禁止方式：-CE有效，-OE加高電平，禁止輸出，數(shù)據(jù)線高阻。（6）Intel標識符方式：A9引腳加高壓，-CE、-OE有效時，可從數(shù)據(jù)線上讀出制造廠和器件類型的編碼。58第五十八頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例

例：有一個8086CPU與半導體芯片的接口如圖所示，其中存儲器芯片#1~#8為SRAM芯片6116(2KB)；#9~#16為EPROM芯片2732(4KB)。試分析該接口電路的工作特性，計算RAM區(qū)和ROM區(qū)的地址范圍(內(nèi)存為字節(jié)編址)。59第五十九頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例

（1）奇偶體的分配：單號為偶體（由A0=0選擇，接D7~D0），雙號為奇體（由BHE選擇*，接D15~D8）；（8086要求）60第六十頁，共六十九頁，編輯于2023年，星期二第五章：存儲器及其接口——典型的半導體芯片舉例

（2）地址鎖存器的實現(xiàn)：3片74LS373對雙重總線上的20位地址和BHE*信號進行鎖存。373的G接CPU的ALE，下降沿鎖存T1時刻發(fā)出的20位地址和BHE*信號373的OE*接地，始終輸出