數(shù)字通信原理課程設計-基于FPGA的HDB3的編譯碼系統(tǒng)設計

《數(shù)字通信原理》課程設計說明書基于FPGA的HDB3的編譯碼系統(tǒng)設計學院：學生姓名：指導教師：專業(yè)：班級：學號：完成時間：摘要一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸?shù)目煽啃?，因而要對其進行編碼以便傳輸。FPGA(現(xiàn)場可編程門陣列)作為一種新興的可編程邏輯器件，具有高集成度、成本低、可靠性高、開發(fā)周期短、可重復編程等特點，能將編解碼電路集成在一片芯片上。HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優(yōu)點?；谏鲜銮闆r，本文提出了基于FPGA的HDB3編譯碼設計方案。本文先對HDB3碼、VHDL語言、FPGA器件和EDA技術進行簡述。然后介紹HDB3碼的編譯碼原理以及其特點。最后，對HDB3碼的編譯原理進行重點分析，并且以VHDL語言為主，分別對編碼器部分和譯碼器部分的具體實現(xiàn)方法進行說明，給出具體設計的思考方案和程序流程圖，并對設計方案進行軟件仿真，同時給出仿真結果并對其進行分析，證明設計方案的正確性。關鍵詞：HDB3碼；FPGA；EDA；VHDL；編譯碼目錄1緒論 11.1引言 11.2EDA技術 11.3FPGA芯片 21.4VHDL硬件描述語言 22HDB3碼的介紹和編譯碼規(guī)則 32.1選擇HDB3碼的理由 32.2HDB3碼的介紹 32.2.1單極性不歸零碼(NRZ-L) 32.2.2雙極性不歸零碼(Bi-NRZ) 32.2.3交替?zhèn)魈枠O性碼(AMI) 32.2.4三階高密度雙極性碼(HDB3) 42.3HDB3的編譯碼規(guī)則 42.3.1單極性不歸零碼(NRZ-L)的編碼規(guī)則 42.3.2AMI碼的編碼規(guī)則 42.3.3HDB3碼的編譯碼規(guī)則 53HDB3編碼器的FPGA實現(xiàn) 63.1HDB3編碼的設計思路 63.2HDB3編碼的VHDL語言設計 63.3HDB3編碼的VHDL程序 73.4HDB3編碼的仿真波形 74HDB3譯碼器的FPGA實現(xiàn) 94.1HDB3碼譯碼的設計思路 94.2HDB3譯碼的VHDL語言設計 94.3HDB3譯碼的VHDL程序 94.4HDB3譯碼的仿真波形 94.5HDB3編譯碼器測試 104.5.1HDB3編碼器和譯碼器在頂層文件連接 104.5.2HDB3編譯碼器的仿真波形 11結束語 12參考文獻 13致謝 14附錄 15附錄一HDB3編碼程序 15附錄二HDB3譯碼程序 181緒論1.1引言信號在信道的傳輸過程中，如何才能保證信號失真最小且可靠的傳輸是研究人員一致的目標。一個完整的通訊系統(tǒng)，當信號經過一定距離的傳送后，總要受到干擾、移相和衰減，因而必須要對數(shù)字信號進行再生。從信源輸出的信號一般是0、l兩種狀態(tài)的單極性NRZ碼，在進行數(shù)字信號傳輸時，必須考慮到傳輸信道的特點，將信息比特變換為適合于信道傳輸?shù)臄?shù)字信號，即進行線路編碼。由模擬信源轉換而來的PCM信號，或離散信源產生的符號序列，以及數(shù)字源發(fā)出的代碼，從廣義角度，我們均稱其為PCM編碼．在PCM的基帶傳輸系統(tǒng)中，存在著平衡電路和不平衡電路的變換，及遠端的供電電路，這些電路中都存在著變壓器，因而含有豐富的直流和低頻的基帶信號，這些信號就不適宜在信道中傳輸，否則會造成正常信號的嚴重畸變。為了使得終端機編碼輸出的由0和l組成的單極性數(shù)碼流適應于傳輸信道的特性，還必須經過碼型變換，即對信號進行編碼。選擇碼型時一般應該考慮幾方面的因素，比如從線路碼流中容易提取時鐘，線路碼型中不宜含有直流分量，高、低頻成分應盡量減少，設備應簡單，易于實現(xiàn)碼型變換和碼型反變換的調試等?；诖?，人們又在考慮能不能有一種更好的方法來彌補這一不足之處。FPGA具有編程靈活的特點，能夠在不大改動系統(tǒng)平臺的情況下具有改變系統(tǒng)特性和行為的靈活性，因而能完成對實時信號的處理；同時FPGA作為一種新興的高密度可編程邏輯器件，可以將編碼與解碼電路集成在一片F(xiàn)PGA芯片上，它的體積小，其結果大大提高了系統(tǒng)的集成度。HDB3碼的具有其譯碼規(guī)則簡單，便于時鐘的提取，無直流分量，實現(xiàn)的電路也遠比采用曼徹斯特編碼方式簡單等優(yōu)點。本文主要就是要研究如何在一片F(xiàn)PGA芯片上實現(xiàn)HDB3編譯碼的設計。1.2EDA技術EDA(ElectronicDesignAutomation)即電子設計自動化，它是指利用計算機來完成電子系統(tǒng)的設計。EDA技術研究的對象是電子設計的全過程，有系統(tǒng)級、電路級和物理級三個層次的設計。其涉及的電子系統(tǒng)是指從低頻、高頻到微波，從線性到非線性，從模擬到數(shù)字，從通用集成電路到專用集成電路構造的電子系統(tǒng)，因此，EDA技術研究的范疇相當廣泛。從專用集成電路(ASIC)開發(fā)與應用角度看，EDA軟件系統(tǒng)應當包含以下子模塊：設計輸入子模塊、設計數(shù)據庫子模塊、分析驗證子模塊、綜合仿真子模塊、布局布線子模塊等。在現(xiàn)代電子設計技術領域種，EDA技術已成為主要的設計手段。EDA技術可把數(shù)字通信技術，微電子技術和現(xiàn)在電子設計自動技術結合起來，實現(xiàn)了硬件設計軟件化，加速了數(shù)字通信系統(tǒng)設計的效率，降低了設計成本。1.3FPGA芯片典型的FPGA它通常包含三類編程資源：可編程邏輯功能塊CLB（ConfigurableLogicBlocks），可編程I/O模塊IOB（Input/OutputBlock）和可編程內部互連PI（ProgrammableInterconnect）。CLB是實現(xiàn)邏輯設計的基本單元，它們排列為陣列，散布于整個芯片。CLB的功能很強，不僅實現(xiàn)了邏輯函數(shù)，還可配置為RAM等復雜形式。IOB作為芯片上邏輯與外部封裝引腳的接口，通常圍繞著陣列芯片的周圍。PI包括各種長度的連線和一些可編程連接開關，通過它們把各個CLB、IOB按設計要求連接起來，構成特定功能的電路。FPGA器件的功能由邏輯結構的配置數(shù)據決定，工作時，配置數(shù)據存放于片內的SRAM或熔絲上。使用SRAM的FPGA器件，工作前需從芯片外部加載配置數(shù)據。配置數(shù)據可存儲于片外的EPROM或其他存儲體上。用戶可控制加載過程，在現(xiàn)場修改器件邏輯功能，即現(xiàn)場可編程。1.4VHDL硬件描述語言VHDL是一種超高速集成電路硬件描述語言,它提供了一個標準的,從邏輯門級到數(shù)字系統(tǒng)級的各抽象級描述硬件的標準文本,提供了精確的語法和語義,為集成電路及系統(tǒng)設計提供了形式化、層次化和規(guī)范化的描述,不僅能有效地用于CAD進行模擬,而且可作為一種精確的自然語言用于設計者之間的設計交流,它允許設計者在語言的基本作用范疇之外表示信息,盡管最初的工具在某些級(例如開關級)不能提供模擬。由于沒有限制設計者必須擁有特殊的硬件技術或設計方法,該語言在工業(yè)上有著廣泛的用途,它被喻為硬件描述語言中的"FORTRAN",其性能是其它硬件描述語言無法媲美的。由此，VHSIC的硬件描述語言（VHSICHDL）即VHDL便誕生了，并很快被美國電氣和電子工程師協(xié)會所承認。VHDL語言描述電路的行為，具有很強的電路功能描述能力，適用于大規(guī)模電子系統(tǒng)的設計。2HDB3碼的介紹和編譯碼規(guī)則2.1選擇HDB3碼的理由發(fā)送信號設計中一個主要的問題是確定信號的線路編碼類型，考慮對直流或低頻受限信道，線路編碼應不含直流分量；碼型變換要保證透明傳輸，唯一可譯，同時可使兩端用戶方便發(fā)送并正確接收原編碼序列，而無覺察中間環(huán)節(jié)的形式轉換，即碼型選擇僅是傳輸?shù)闹虚g過程；便于從接收碼流中提取定時信號；所選碼型以及形成波形，應有較大能量，以提高自身抗噪聲及干擾的能力；碼型具有一定檢錯能力，能減少誤碼擴散。所以選擇HDB3碼。2.2HDB3碼的介紹HDB3碼是由基帶信號NRZ碼對應的傳輸碼AMI碼改進而來。為了解HDB3碼的編碼規(guī)則，我們需要先了解基帶信號NRZ碼和傳輸碼AMI碼。2.2.1單極性不歸零碼(NRZ-L)單極性不歸零碼(UnipolarNonreturn-to-zero)的0、l碼與基帶信號的0電位及正電位對應，脈沖無間隔，只適于短距離傳輸。缺點：含有直流(DC)分量；接收判決門限為接收電平的一半，門限不穩(wěn)，判決易錯；不便直接從接收碼序列中提取同步信號；傳輸時信道一端需接地(不平衡傳輸)。2.2.2雙極性不歸零碼(Bi-NRZ)雙極性碼的0、l碼與基帶信號的負、正電位對應。與單極性相比，雙極性不歸零碼(Bipolar-NRZ)優(yōu)點為：從統(tǒng)計平均看，l、0各半，不含直流分量；兩種碼元極性相反，接收判決電平為0，穩(wěn)定性高；可在電纜等線路不接地傳送(平衡傳輸)。因此，Bi-NRZ碼比較常用，更適合于速度不高的比特流傳輸，將單極性轉換為雙極性也較簡單。缺點：不易從中直接提取同步信息；I、0不等概率時仍有直流分量。2.2.3交替?zhèn)魈枠O性碼(AMI)AMI碼(AlternativeMarkInversedEncoding)又稱雙極性方式碼(BipolarEncoding)、平衡對稱碼或傳號交替反轉碼，它屬于單極性碼的變型，當遇0碼時為0電平，當遇l碼時則交替轉換極性，這樣成為確保正負極性個數(shù)相等的"偽三進制"碼。優(yōu)點：確保無直流，零頻附近的低頻分量小，便于變量器耦合匹配；有一定檢錯能力，當發(fā)生1位誤碼時，可按AMI規(guī)則發(fā)現(xiàn)錯誤，以ARQ糾錯；接收后只要全波整流，則變?yōu)閱螛O性碼，如果它是AMI--RZ型，可直接提取同步。缺點：碼流中當連0過多時，同步不易提取。2.2.4三階高密度雙極性碼(HDB3)這種碼型屬于偽三進制碼。HDB3中"3階"的含義是限制連"0"個數(shù)不超過3位．為減少連"0"數(shù)，有的做法采取"擾碼"，按一定規(guī)則將多個連"0"分散，盡量使碼序列隨機化。有效的辦法是采用HDBn(n=l，2，3)，一般多使用n=3。優(yōu)點：譯碼規(guī)則簡單、無直流、低頻成份少、頻帶較窄、可打破長連0，提取同步方便、不受信源統(tǒng)計特性的影響。2.3HDB3的編譯碼規(guī)則該設計的基帶信號碼型為單極性不歸零碼(NRZ-L)，傳輸碼型為交替?zhèn)魈枠O性碼(AMI)改進的三階高密度雙極性碼(HDB3)，所以介紹HDB3的編譯碼原理前先介紹單極性不歸零碼(NRZ-L)和傳交替?zhèn)魈枠O性碼(AMI)的編譯碼規(guī)則。2.3.1單極性不歸零碼(NRZ-L)的編碼規(guī)則單極性NRZ碼在表示一個碼元時，二進制符號"1"和"0"分別對應基帶信號的正電平和零電平，在整個碼元持續(xù)時間，電平保持不變。如圖1所示。圖1單極性NRZ-L碼2.3.2AMI碼的編碼規(guī)則AMI碼又稱為平衡對稱碼。這種碼的編碼規(guī)則是：把碼元序列中的―1碼變?yōu)闃O性交替變化的傳輸碼1、-1、1、-1、...，而碼元序列中的0碼保持不變。如圖2所示。圖2AMI碼由AMI碼的編碼規(guī)則可以看出，由于1和-1各占一半，因此，這種碼中無直流分量，且其低頻和高頻分量也較少，信號的能量主要集中在2Tf處，其中Tf為碼元速率。此外，AMI碼編碼過程中，將一個二進制符號變成了一個三進制符號，即這種碼脈沖有三種電平，因此我們把這種碼稱為偽三電平碼，也稱為1B/1T碼型。AMI碼除了上述特點外，還有編譯碼電路簡單及便于觀察誤碼情況等優(yōu)點。但是AMI碼有一個重要的缺陷，就是當碼元序列中出現(xiàn)長連0時，會造成提取定時信號的困難，因而實際系統(tǒng)中常采用AMI碼的改進型HDB3碼。2.3.3HDB3碼的編譯碼規(guī)則HDB3是三階高密度雙極性碼，它是為了克服傳輸波形中出現(xiàn)長連0碼情況而設計的AMI碼的改進型。HDB3碼的編碼規(guī)則是：1、把碼元序列進行AMI編碼，然后去檢查AMI碼中連0的個數(shù)，如果沒有四個以上（包括四個）連0串時，則這時的AMI碼就是HDB3碼。2、如果出現(xiàn)四個以上連0串時，則將每4個連0小段的第4個0變成與其前一個非0碼（1或-1）相同的碼。顯然，這個碼破壞了+―極性交替反轉的規(guī)則，因而稱其為破壞碼，用符號V表示。3、為了使附加V碼后的序列中仍不含直流分量，必須保證相鄰的V碼極性交替。這一點，當相鄰的V碼之間有奇數(shù)個非0碼時，是能得到保證的；但當相鄰的V碼之間有偶數(shù)個非0碼時，則得不到保證。這時再將該連0小段中的第1個0變成B或-B，B的極性與其前一個非0碼相反，并讓后面的非零碼從V碼后開始再極性交替變化。NRZ碼：100001000011000011AMI碼：-10000+10000-1+10000-1+1HDB3碼：-1000-V+1000+V-1+1-B00V+1-1雖然HDB3碼的編碼規(guī)則比較復雜，但譯碼卻比較簡單。從編碼過程中可以看出，每一個V碼總是與其前一個非0碼（包括B碼在內）同極性，因此從收到的碼序列中可以很容易地找到破壞點V碼，于是可斷定V碼及其前3個碼都為0碼，再將所有的-1變?yōu)?后，便可恢復原始信息代碼。HDB3碼的特點是明顯的，它既保留AMI碼無直流分量，便于直接傳輸?shù)膬?yōu)點，又克服了長連0串（連0的個數(shù)最多3個）的出現(xiàn)，HDB3碼的頻譜中既消除了直流和甚低頻分量，又消除了方波中的高頻分量，非常適合基帶傳輸系統(tǒng)的特性要求。因此，HDB3碼是目前實際系統(tǒng)中應用最廣泛的碼型。3HDB3編碼器的FPGA實現(xiàn)3.1HDB3編碼的設計思路在數(shù)字基帶傳輸系統(tǒng)中，從信號源輸出的信號一般是用"0"和"1"兩種狀態(tài)表示的單極性NRZ碼。因此看來，HDB3編碼器的主要轉換對象就是NRZ碼。由HDB3碼的編碼規(guī)則可知，編碼器的主要工作就是按AMI碼對信號進行編碼，判斷是否應該加入破壞符V，V加入后是否應該補B，由于需要檢查到四位連"0"才能進行加V補B的操作，這樣用于存放數(shù)據的移位寄存器就不能少。這個設計的難點在于加V和補B的判決。HDB3編碼設計框圖如圖3所示。圖3HDB3編碼設計框圖設計思路如下：1、對輸入為1碼元交替翻轉編碼,即依次在H+和H-端口輸出1。2、對輸入為0碼元同時在H+和H-端口輸出0。3、當連續(xù)輸入4個0碼元,且與上一個連續(xù)0碼元之間1碼元為奇數(shù)個時,第四個0碼元改為1碼元,且與之前1碼元的最后一個1碼元同極性,即:在同端口輸出。4、當連續(xù)輸入4個0碼元,且與上一個連續(xù)4個0碼元之間1碼元為偶數(shù)個時,第一個0碼元改為1碼元，與之前1碼元的最后一個1碼元反極性,即:在不同端口輸出。由以上設計思路，一列NRZ碼經編碼后應該產生的H+、H-如下：NRZ碼：1000010000110000000011HDB3碼：-1000-V+1000+V-1+1-B00-V+B00+V-1+1H+：0000010001010000100101H-：-1000-100000-10-100-10000-103.2HDB3編碼的VHDL語言設計1、逐位處理輸入輸出數(shù)據,即:每輸入一比特數(shù)據就判斷處理,并在H+和H-端口同時輸出一位比特脈沖。2、為了能修改含本時鐘之前4個時鐘周期的輸出比特,建立一個4位移位寄存器保存輸入數(shù)據temp。3、輸出"1"時，確定下次1碼元輸出端口的確定，即極性是+或-；每輸入一個"1"，極性反轉一次，記錄信息county。4、檢測當前是否為連續(xù)"0000"，記當前零個數(shù)count0。5、記錄兩個連續(xù)"0000"之前連續(xù)1的個數(shù)記數(shù)count1，(即奇偶數(shù))。6、要記錄兩個連續(xù)"0000"之前連續(xù)1的個數(shù)，需要知道第一個"0000"已經出現(xiàn)，建立第一個"0000"已經出現(xiàn)的標志位count2。7、更新"B00V""000V"時，更新信息count0，count1，county。3.3HDB3編碼的VHDL程序HDB3編碼的VHDL程序見附錄一。3.4HDB3編碼的仿真波形HDB3編碼的仿真波形圖如圖4所示。圖4HDB3編碼的仿真波形如圖4所示，clkin為占空比為50%的取樣時鐘；clkout為把輸入的clkin輸出，給下級的解碼做采樣時鐘；dataouthh為輸出的H+；dataouthl為輸出的H-。從datain按采樣時鐘下降沿讀出NRZ碼。如下所示：NRZ碼：010101110100000000011000010000NRZ碼共30位，前10位（"0101011101"）目的為了驗證程序能否對輸入為1碼元交替翻轉編碼,依次在H+和H-端口輸出1；對輸入為0碼元同時在H+和H-端口輸出0。第11位到第14位（"0000"）是為了驗證程序能否判斷第一個"0000"；從NRZ前10位可以讀出1的個數(shù)為（6偶數(shù)），如果程序不能判斷第一個"0000"，則產生的HDB3碼為"B00V"，而第一個"0000"正確產生的HDB3碼為"000V"。第15位到19位（"0000"）是為了能否判斷兩個連續(xù)"0000"之間"1"的個數(shù)為0（偶數(shù)）時，輸出的HDB3碼是否正確。第22位到25位（"0000"）是為了能否判斷兩個連續(xù)"0000"之間"1"的個數(shù)為2（偶數(shù)）時，輸出的HDB3碼是否正確。第26位到30位（"0000"）是為了能否判斷兩個連續(xù)"0000"之間"1"的個數(shù)為1（奇數(shù)）時，輸出的HDB3碼是否正確。由讀出的NRZ，求出理論HDB3碼。如下所示：理論HDB3碼：0+10-10+1-1+10-1000-1+100+10-1+1-100-1+1000+1從dataouthh按采樣時鐘下降沿讀出H+；從dataouthl按采樣時鐘下降沿讀出H-。如下所示：H+：010001010000001001001000010001H-：000100100100010000010100100000H+、H-疊加得出實測HDB3碼。如下所示：實測HDB3碼：0+10-10+1-1+10-1000-1+100+10-1+1-100-1+1000+1實測HDB3碼和理論HDB3碼相同，所以HDB3編碼的VHDL語言設計成功。4HDB3譯碼器的FPGA實現(xiàn)4.1HDB3碼譯碼的設計思路由編碼原理可知，只要將HDB3碼中的V、B變成0、1，就可以實現(xiàn)譯碼。根據前面的HDB3編碼輸出"V"碼的極性與前面的非"0"碼的極性相同，當FPGA檢測到相鄰2個非"0"符號極性相同時，就可以判斷出前非"0"符號為"V"符號。再判斷與"V"碼相鄰的非零碼是"1"還是"B"碼。根據"V"碼與它前面的3位的寄存器的值則可以知道，當3位數(shù)據都為"0"時，則"V"碼前的非零信號為基帶信號"1"，如果與"V"碼相鄰的前面2位寄存器的值為"0"，則"V"碼前的非零信號即為補信碼"B"。HDB3譯碼設計框圖如圖5所示。圖5HDB3譯碼設計框圖4.2HDB3譯碼的VHDL語言設計對輸入的H+、H-和HDB3[(H+)OR(H-)]分別設立一個五級緩存移位寄存器，判斷HDB3[(H+)OR(H-)]寄存器存在"10001"或"1001X"時，H+、H-寄存器是否有且只有一個存在"00000"或"0000X"，如果存在則HDB3[(H+)OR(H-)]寄存器改成"10000"或"0000X"。再將HDB3[(H+)OR(H-)]寄存器第5位輸出。4.3HDB3譯碼的VHDL程序HDB3編碼的VHDL程序見附錄二。4.4HDB3譯碼的仿真波形HDB3譯碼的仿真波形圖如圖6所示。圖6HDB3譯碼的仿真波形如圖6所示，clkin為占空比為50%的取樣時鐘；dataoinhh為輸入的H+；datainthl為輸入的H-；dataout為輸出的NRZ碼。從datainhh按采樣時鐘下降沿讀出H+。從datainll按采樣時鐘下降沿讀出H-。如下所示：H+：001001000010001010000100101H-：100010000100000101001000010H+、H-分別27位，前5位[H+("00100")、H-("10001")]目的是為了判斷當H+寄存器存在"10001"時，程序是否會誤判存在"1000V"；第6位到第10位[H+("10000")、H-("00001")]目的是為了判斷當HDB3[(H+)OR(H-)]寄存器存在"10001"時，程序是否會誤判存在"1000V"；第11位到第15位[H+("10001")、H-("00000")]目的是為了判斷程序能否正確識別"1000V"；第18位到第21位[H+("0000")、H-("1001")]和第22位到第25位[H+("1001")、H-("0000")]目的是為了判斷程序能否正確識別"B00V"。由讀出的H+、H-，求出測量的HDB3碼，再由理論HDB3碼計算得出理論NRZ碼。如下所示：實測HDB3碼：+10-10+1-1000+1-1000-1+1-1+100+1-100-1+1-1理論NRZ碼：101111000110000110000000011從dataout按采樣時鐘下降沿讀出NRZ碼。如下所示：實測NRZ碼：101111000110000110000000011實測NRZ碼和理論NRZ碼相同，所以HDB3譯碼的VHDL語言設計成功。4.5HDB3編譯碼器測試4.5.1HDB3編碼器和譯碼器在頂層文件連接把HDB3編碼器程序和HDB3譯碼器程序生成元器件，新建BlockDiagram/SChematicFile文件，在里面對HDB3編碼器和HDB3譯碼器進行連接。如圖7所示。圖7HDB3編譯碼器原理圖4.5.2HDB3編譯碼器的仿真波形HDB3編譯碼器的仿真波形圖如圖8所示。圖8HDB3編譯碼器仿真波形圖如圖8所示，clkin為占空比為50%的取樣時鐘；datain為輸入的NRZ碼；dataout為輸出的NRZ碼。從datain按采樣時鐘下降沿讀出NRZ碼。如下所示：實測輸入NRZ碼：101011000110000110000000011觀察圖8中dataout可以發(fā)現(xiàn)，dataout向左移位5個取樣時鐘頻率周期，則和datain完全相同。實測輸出NRZ碼如下所示。實測輸出NRZ碼：101011000110000110000000011實測輸入NRZ碼和實測輸出NRZ碼相同，HDB3編譯碼器設計成功。結束語本文主要是用FPGA來實現(xiàn)HDB3碼的編碼和譯碼器。利用EDA技術進行設計，重點在于實現(xiàn)HDB3的編碼過程和譯碼過程的處理，用VHDL對其功能進行描述。由于HDB3碼是雙極性碼，而FPGA只能處理單極性。因此在實際應用中須外加輔助電路，使單雙極性實現(xiàn)相互轉換。本文對此不做介紹，主要對FPGA可實現(xiàn)的程序部分進行詳細分析敘述。最后，通過QuartusII對其各個功能進行仿真，驗證整個設計的正確性。但由于利用EDA對電子系統(tǒng)進行設計的經驗不多，本設計只實現(xiàn)對HDB3碼進行簡單的編譯功能，但整個設計程序顯得有點復雜。在這個設計過程中，完整的實現(xiàn)HDB3編譯碼的功能，令我獲益不少。由于受現(xiàn)在所學的知識的限制，對EDA的展望待進一步作深入研究，通過學習與實踐，積累更多的知識與設計經驗，把整個設計再進行功能的完善，再使邏輯算法更加簡化從而提高整個系統(tǒng)的效率。參考文獻[1]曹志剛，錢亞生，現(xiàn)代通信原理[M],北京：清華大學出版社，1992[2]樊昌信、張甫翔、徐炳祥，通信原理[M],北京：國防工業(yè)出版社，2001[3]張會生、陳樹新，現(xiàn)代通信系統(tǒng)原理[M],北京：高等教育出版社，2002[4]曹志剛、錢亞生，現(xiàn)代通信原理[M]，北京：清華大學出版社，1992[5]張輝、曹麗娜，現(xiàn)代通信原理與技術[M],西安：西安電子科技大學出版社，2002[6]劉皖、何道君、譚明，F(xiàn)PGA設計與應用[M]，北京：清華大學出版社，2006[7]曾繁泰、李冰，李曉林，EDA工程概論[M]，北京：清華大學出版社，2002[8]潘松，王國棟，VHDL實用教程[M]，成都：電子科技大學出版社，2000[9]曾繁泰，候亞寧，崔元明，可編程器件應用導論[M]，北京：清華大學出版社，2001[10]趙鑫、蔣亮，VHDL與數(shù)字電路設計[M],北京：機械工業(yè)出版社，2005[11]蔣青、呂翔，一種基于FPGA技術HDB3譯碼器的設計[J],微電子學，2007[12]段吉還、黃智偉，基于CPLD/FPGA的數(shù)字通信系統(tǒng)與設計[M]，北京：電子工業(yè)出版社，2004致謝感謝老師給予我們此次鍛煉自己的機會，也感謝老師設計制作過程中給于我們的無私幫助，循循善誘，最后衷心感謝老師對我們的嚴格要求。感謝等同學對我程序的指點和修改。在設計調整的過程中難免會著急會煩躁，情緒難免會惡化，感謝三個隊友在合作過程中的寬容與諒解。在交流溝通時，大家難免會急于表達自己的觀點，感謝在團隊意見的磨合中，大家都能理性客觀的對待問題，一起完成了此次課程設計的任務，并且也在此次課程設計中加強了大家的團隊協(xié)作能力。附錄附錄一HDB3編碼程序--HDB3編碼--輸入2.048Mb/s數(shù)據流--占空比為50%的取樣時鐘--輸出為兩路雙極性數(shù)據流libraryieee;useieee.std_logic_1164.all;useieee.numeric_std;useieee.std_logic_arith;entityHDB3isport(clkin:instd_logic;datain:instd_logic;dataouthh:outstd_logic; dataouthl:outstd_logic;clkout:outstd_logic);endHDB3;architecturebehaviorofHDB3isbeginprocess(clkin)variablecount0,count1,count2:integer:=0;variablecounty:boolean;variabletemp:std_logic_vector(3downto0);beginifclkin'eventandclkin='0'thenifdatain='1'then--輸入為1時處理4位寄存器count0:=0; temp(0):=datain; count1:=count1+1; iftemp(3)='0'then--首位0處理輸出 dataouthh<='0'; dataouthl<='0'; elseifcountythen--首位1處理輸出 dataouthh<='1'; dataouthl<='0'; county:=notcounty; else dataouthh<='0'; dataouthl<='1'; county:=notcounty; endif; endif; else temp(0):=datain;--輸入為0時處理4位寄存器 count0:=count0+1; ifcount0=4then--檢測到0000，處理4位寄存器 count0:=0; count1:=(count1rem2);--兩個四連零間1的奇偶 if(count1=1)OR(count2=0)then--兩個四連零間1的奇偶 count1:=0; count2:=1; temp:="0001"; dataouthh<='0'; dataouthl<='0'; county:=notcounty; else count1:=0;--兩個四連零間1的偶 temp:="1001"; ifcountythen dataouthh<='1'; dataouthl<='0'; else dataouthh<='0'; dataouthl<='1'; endif; endif; else iftemp(3)='0'then--未檢測到0000處理輸出 dataouthh<='0'; dataouthl<='0'; else ifcountythen dataouthh<='1'; dataouthl<='0'; county:=notcounty; else dataouthh<='0'; dataouthl<='1'; county:=notcounty; endif; endif; endif;endif;endif;temp(3downto1):=temp(2downto0);endprocess;clkout<=clkin;endbehavior;附錄二HDB3譯碼程序--輸入為兩路雙極性數(shù)據流，占空比為50%的去取樣時鐘--輸出為一路單極性數(shù)據流，libraryieee;useieee.std_logic_1164.all;entityHDB3yiisport(clkin:instd_logic;datainhh:instd_logic;datainhl:instd_logic;dataout:outstd_logic);endHDB3yi;architecturebehaviorofHDB3yiisbeginprocess(clkin)variabletemp,temph,templ:std_logic_vector(4downto0);beginifclkin'eventandclkin='0'then temph(0):=datainhh; templ(0):=datainhl; if(datainhh='0')and(datainhl='0')then temp(0):='0'; else temp(0):='1';endif;if(temp="10001"andtemph="00000")or(temp="10001"andtempl="00000")thentemp:="10000";endif;if(temp(4downto1)="1001"and temph(4downto1)="0000")or(temp(4downto1)="1001"and templ(4downto1)="0000")thentemp(4downto1):="0000";endif;dataout<=temp(4);temp(4downto1):=temp(3downto0);temph(4downto1):=temph(3downto0);templ(4downto1):=templ(3downto0);endif;endprocess;endbehavior; 基于C8051F單片機直流電動機反饋控制系統(tǒng)的設計與研究基于單片機的嵌入式Web服務器的研究MOTOROLA單片機MC68HC（8）05PV8/A內嵌EEPROM的工藝和制程方法及對良率的影響研究基于模糊控制的電阻釬焊單片機溫度控制系統(tǒng)的研制基于MCS-51系列單片機的通用控制模塊的研究基于單片機實現(xiàn)的供暖系統(tǒng)最佳啟停自校正（STR）調節(jié)器單片機控制的二級倒立擺系統(tǒng)的研究基于增強型51系列單片機的TCP/IP協(xié)議棧的實現(xiàn)基于單片機的蓄電池自動監(jiān)測系統(tǒng)基于32位嵌入式單片機系統(tǒng)的圖像采集與處理技術的研究基于單片機的作物營養(yǎng)診斷專家系統(tǒng)的研究基于單片機的交流伺服電機運動控制系統(tǒng)研究與開發(fā)基于單片機的泵管內壁硬度測試儀的研制基于單片機的自動找平控制系統(tǒng)研究基于C8051F040單片機的嵌入式系統(tǒng)開發(fā)基于單片機的液壓動力系統(tǒng)狀態(tài)監(jiān)測儀開發(fā)模糊Smith智能控制方法的研究及其單片機實現(xiàn)一種基于單片機的軸快流CO〈,2〉激光器的手持控制面板的研制基于雙單片機沖床數(shù)控系統(tǒng)的研究基于CYGNAL單片機的在線間歇式濁度儀的研制基于單片機的噴油泵試驗臺控制器的研制基于單片機的軟起動器的研究和設計基于單片機控制的高速快走絲電火花線切割機床短循環(huán)走絲方式研究基于單片機的機電產品控制系統(tǒng)開發(fā)基于PIC單片機的智能手機充電器基于單片機的實時內核設計及其應用研究基于單片機的遠程抄表系統(tǒng)的設計與研究基于單片機的煙氣二氧化硫濃度檢測儀的研制基于微型光譜儀的單片機系統(tǒng)單片機系統(tǒng)軟件構件開發(fā)的技術研究基于單片機的液體點滴速度自動檢測儀的研制基于單片機系統(tǒng)的多功能溫度測量儀的研制基于PIC單片機的電能采集終端的設計和應用基于單片機的光纖光柵解調儀的研制氣壓式線性摩擦焊機單片機控制系統(tǒng)的研制基于單片機的數(shù)字磁通門傳感器基于單片機的旋轉變壓器-數(shù)字轉換器的研究基于單片機的光纖Bragg光柵解調系統(tǒng)的研究單片機控制的便攜式多功能乳腺治療儀的研制基于C8051F020單片機的多生理信號檢測儀基于單片機的電機運動控制系統(tǒng)設計Pico專用單片機核的可測性設計研究基于MCS-51單片機的熱量計基于雙單片機的智能遙測微型氣象站MCS-51單片機構建機器人的實踐研究基于單片機的輪軌力檢測基于單片機的GPS定位儀的研究與實現(xiàn)基于單片機的電液伺服控制系統(tǒng)用于單片機系統(tǒng)的MMC卡文件系統(tǒng)研制基于單片機的時控和計數(shù)系統(tǒng)性能優(yōu)化的研究基于單片機和CPLD的粗光柵位移測量系統(tǒng)研究單片機控制的后備式方波UPS提升高職學生單片機應用能力的探究基于單片機控制的自動低頻減載裝置研究基于單片機控制的水下焊接電源的研究基于單片機的多通道數(shù)據采集系統(tǒng)基于uPSD3234單片機的氚表面污染測量儀的研制基于單片機的紅外測油儀的研究96系列單片機仿真器研究與設計基于單片機的單晶金剛石刀具刃磨設備的數(shù)控改造基于單片機的溫度智能控制系統(tǒng)的設計與實現(xiàn)基于MSP430單片機的電梯門機控制器的研制基于單片機的氣體測漏儀的研究基于三菱M16C/6N系列單片機的CAN/USB協(xié)議轉換器基于單片機和DSP的變壓器油色譜在線監(jiān)測技術研究基于單片機的膛壁溫度報警系統(tǒng)設計基于AVR單片機的低壓無功補償控制器的設計基于單片機船舶電力推進電機監(jiān)測系統(tǒng)基于單片機網絡的振動信號的采集系統(tǒng)基于單片機的大容量數(shù)據存儲技術的應用研究基于單片機的疊圖機研究與教學方法實踐基于單片機嵌入式Web服務器技術的研究及實現(xiàn)基于AT89S52單片機的通用數(shù)據采集系統(tǒng)基于單片機的多道脈沖幅度分析儀研究機器人旋轉電弧傳感角焊縫跟蹤單片機控制系統(tǒng)基于單片機的控制系統(tǒng)在PLC虛擬教學實驗中的應用研究基于單片機系統(tǒng)的網絡通信研究與應用基于PIC16F877單片機的莫爾斯碼自動譯碼系統(tǒng)設計與研究基于單片機的模糊控制器在工業(yè)電阻爐上的應用研究基于雙單片機沖床數(shù)控系統(tǒng)的研究與開發(fā)基于Cygnal單片機的μC/OS-Ⅱ的研究基于單片機的一體化智能差示掃描量熱儀系統(tǒng)研究基于TCP/IP協(xié)議的單片機與Internet互聯(lián)的研究與實現(xiàn)變頻調速液壓電梯單片機控制器的研究基于單片機γ-免疫計數(shù)器自動換樣功能