第2章 集成邏輯門

第2章集成邏輯門2.2晶體管開關特性2.3分立元件門電路2.1概述2.4TTL門電路2.5CMOS門電路0v+3V正邏輯負邏輯2.1概述010v+3V1晶體二極管開關特性2晶體三極管開關特性2.2晶體管開關特性３二極管開關應用電路二極管正向O0.40.8U/VI/mA80604020-50-25I/μA-20-40反向死區(qū)電壓擊穿電壓CEB132436912IC/mA10080604020μAIB=00UCE/V理想開關SRE＋－理想開關的特性：(1)開關S斷開時，通過開關的電流i=0，這時開關兩端點間呈現(xiàn)的電阻為無窮大。(2)開關S閉合時，開關兩端的電壓v=0，這時開關兩端點間呈現(xiàn)的電阻為零。(3)開關S的接通或斷開動作瞬間完成。(4)上述開關特性不受其他因素〔如溫度等〕的影響。穩(wěn)態(tài)開關特性：電路處于相對穩(wěn)定的狀態(tài)下晶體管所呈現(xiàn)的開關特性。瞬態(tài)開關特性:

電路處于瞬變狀態(tài)下晶體管所呈現(xiàn)的開關特性。具體的說，就是晶體管在大信號作用下，由導通到截止或者由截止到導通時呈現(xiàn)的開關特性。1.二極管的開關特性iDvDVthISO(a)二極管電路表示(b)二極管伏安特性iD＋－vDVth稱為正向開啟電壓或門限電壓，也稱為閾值電壓。R導通截止相當于開關斷開相當于開關閉合S3V0VSRRD3V0V〔a〕電路圖〔b〕輸入高電平等效電路〔c〕輸入低電平等效電路iVDVD－ui+RRuVD=0.7V－+ui=UIH－+VDRui=UIL－+靜態(tài)特性動態(tài)特性iVDILIHooUILUIHuitttrr反向恢復時間：當輸入電壓ui由正值UIH躍變?yōu)樨撝礥IL的瞬間，VD并不能立即截止，而是在反向電壓UIL的作用下，產(chǎn)生了很大的反向電流IL，經(jīng)過一段時間后二極管才進入截止狀態(tài)trr稱作反向恢復時間〔又稱關斷時間〕。正向?qū)〞r間：二極管VD由截止轉為導通所需的時間稱為正向?qū)〞r間〔又稱為開通時間〕。這個時間比反向恢復時間trr小得多，所以一般情況下可以忽略不計模擬信號數(shù)字信號電子電路中的信號2.三極管的開關特性

處理模擬信號的電路稱為模擬電路。如整流電路、放大電路等，注重研究的是輸入和輸出信號間的大小及相位關系。

在模擬電路中，晶體管三極管通常工作在放大區(qū)。

處理數(shù)字信號的電路稱為數(shù)字電路，它注重研究的是輸入、輸出信號之間的邏輯關系。

在數(shù)字電路中，晶體管一般工作在截止區(qū)和飽和區(qū)，起開關的作用。飽和截止3V0VuO0相當于開關斷開相當于開關閉合uOUCC+UCCuiRBRCuOT3V0VuO+UCCRCECuO+UCCRCEC靜態(tài)特性+UCCuiRBRCuOTUILUIHUOLUOHUCESIBS飽和UCE(sat)VCCuo0.1IC(sat)IC(sat)ttttofftontftstrtd0.9IC(sat)iCoouiUILUIH動態(tài)特性開通時間(ton)：三極管由截止到飽和導通所需要的時間，稱為開通時間.關斷時間(toff)：三極管由飽和導通到截止所需要的時間，稱為關斷時間.３．二極管開關應用電路限幅電路:將輸入波形的一局部傳送到輸出端，而將其余局部抑制掉。常用的有串〔并〕聯(lián)上限、下限和雙向限幅器。DRVREF1＋－＋－vI＋－vO限幅電平為VREF1的串聯(lián)下限限幅器限幅電平為VREF1的串聯(lián)

下限限幅器及工作波形vItVREF1vOtVREF1DRVREF1＋－＋－vI＋－vO(b)OvOtVREF2VAvI串聯(lián)雙向限幅器〔假設VREF1<VREF2〕

vI=0時，A點電位為

vI≤VA時，D1截止，D2導通，vO≈VA。實現(xiàn)下限限幅，限幅電平為VA。

vI≥VREF2時，D1導通，D2截止，vO≈VREF2。實現(xiàn)上限限幅，限幅電平為VREF2。當VA<vI<VREF2時，D1、D2均導通，輸出vO≈vI。D1R2VREF2＋－＋－vI(a)＋－vOD2R1VREF1＋－A2.3分立元件門電路二極管“與〞門電路1.電路2.工作原理輸入A、B、C全為高電平“1〞，輸出Y為“1〞。輸入A、B、C不全為“1〞，輸出Y為“0〞。0V0V0V0V0V3V3V3V3V0V0V3V2.3.1二極管門電路+Ucc12VRDADCABYDBC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表Y=ABC邏輯表達式：

+Ucc12VRDADCABYDBC3.邏輯關系：“與”邏輯即：有“0〞出“0〞，全“1〞出“1〞邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表二極管“或〞門電路1.電路0V0V0V0V0V3V3V3V3V0V3V3V2.工作原理輸入A、B、C全為低電平“0〞，輸出Y為“0〞。輸入A、B、C有一個為“1〞，輸出Y為“1〞。-Ucc-12VRDADCABYDBC00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表Y=A+B+C邏輯表達式：

-Ucc-12VRDADCABYDBC3.邏輯關系：“或”邏輯即：有“1〞出“1〞，全“0〞出“0〞邏輯符號：ABYC>100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表三極管“非〞門電路截止飽和“0〞“1〞1.電路“0”“1”2.3.2三極管門電路+UCC-UBBARKRBRCYT邏輯表達式：Y=A1010AY“非”門邏輯狀態(tài)表邏輯符號1AY+UCC-UBBARKRBRCYT邏輯符號1AY2.3.3復合門電路“與非〞門電路RDADCABDBC+UCC-UBBR1R2RCYT“或非〞門電路+UCC-UBBR1R2RCYTRDADCABDBC2.4TTL門電路(三極管—三極管邏輯門電路)TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點，目前分立元件電路已被集成電路替代。下面介紹集成“與非〞門電路的工作原理、特性和參數(shù)。目前國產(chǎn)的TTL集成電路有：CT54/74系列〔標準通用系列〕；CT54H/74H系列〔高速系列〕；CT54S/74S系列〔肖特基系列〕；CT54LS/74LS系列〔低功耗肖特基系列〕；2.4.1TTL“與非〞門電路輸入級倒相級推拉式輸出R4AVCCT4T3D4R2T2R3T1BCR1YAT1BCR1R1ABC與邏輯(1)輸入級NPN當輸入低電平時，

uI=0.3V，發(fā)射結正向?qū)ǎ?/p>

uB1=1.0V當輸入高電平時，

uI=3.6V，發(fā)射結受后級電路的影響將反向截止。uB1由后級電路決定。NNP(2)中間級反相器T2實現(xiàn)非邏輯反相輸出同相輸出向后級提供反相與同相輸出。輸入高電壓時飽和輸入低電壓時截止(3)輸出級〔推拉式輸出〕T3為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導通當輸入信號A、B、C中至少有一個為低電平(0.3V)時即輸出為高電平，有時稱電路處于關態(tài)。一根本工作情況VCES1=0.1VVC1=(0.3+0.1)ViB3很小R4AVCCT4T3D4R2T2R3T1BCR1Y當輸入信號A、B、C全部為高電平VIH(3.6V)時即輸出為低電平，稱電路處于開態(tài)。VCES2=0.3VVC2=(0.3+0.7)VT1倒置VB1=2.1VR4AVCCT4T3D4R2T2R3T1BCR1Y采用推拉式輸出級利于提高開關速度和負載能力T3組成射極輸出器，優(yōu)點是既能提高開關速度，又能提高負載能力.當輸入高電平時，T4飽和，T3和D截止，T4的集電極電流可以全部用來驅(qū)動負載。當輸入低電平時，T4截止，T3導通(為射極輸出器)，其輸出電阻很小，帶負載能力很強?？梢?，無論輸入如何，VT3和VT4總是一管導通而另一管截止。這種推拉式工作方式，帶負載能力很強。

R4AVCCT4T3D4R2T2R3T1BCR1Y有“0”出“1”全“1”出“0”“與非〞邏輯關系00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達式：

Y&ABC“與非〞門由此可見，電路具有與非門的邏輯功能。T1T2T3D4T4輸出高電平（關態(tài)）飽和截止導通導通截止輸出低電平（開態(tài)）倒置工作飽和截止截止飽和TTL門電路各晶體管工作狀態(tài)R4AVCCT4T3D4R2T2R3T1BCR1Y二TTL與非門的主要外部特性R4AVCCT4T3D4R2T2R3T1BCR1Y１．電壓傳輸特性vI/V3210123abcdeVNHVNLVILVoffVthVonab：vI<0.6Vbc：vI≈0.6～1.3Vcd：vI>1.3Vde：vI增加到>1.4截止區(qū)線性區(qū)轉折區(qū)飽和區(qū)R4AVCCT4T3D4R2T2R3T1BCR1YvI/V3210123abcdeVNHVNLVILVoffVthVonab：vI<0.6V截止區(qū)T1正向飽和T2和T4截止T3和D4導通輸出高電平電路處于穩(wěn)定的關態(tài)。R4AVCCT4T3D4R2T2R3T1BCR1YvI/V3210123abcdeVNHVNLVILVoffVthVonbc：vI≈0.6～1.3V線性區(qū)T1正向飽和導通，T2導通，但T4處于截止狀態(tài)。隨著輸入電壓的上升，輸出電壓將近似線性下降。R4AVCCT4T3D4R2T2R3T1BCR1YvI/V3210123abcdeVNHVNLVILVoffVthVoncd：vI>1.3V轉折區(qū)T4開始導通。當vI增加時，輸出電壓急劇下降，T3和D4趨向截止，T4趨向飽和R4AVCCT4T3D4R2T2R3T1BCR1YvI/V3210123abcdeVNHVNLVILVoffVthVonde：vI增加到>1.4飽和區(qū)隨著vI增加，T1進入倒置工作狀態(tài)，T3、D4進入截止，T4進入飽和，輸出低電平近似為0.3V，電路進入穩(wěn)定的開態(tài)。從電壓傳輸特性曲線可以反映出TTL與非門的幾個主要特性參數(shù)。vI/V3210123abcdeVNHVNLVILVoffVthVon(1)輸出邏輯高電平和輸出邏輯低電平在電壓傳輸特性曲線截止區(qū)的輸出電壓為輸出邏輯高電平VOH，飽和區(qū)的輸出電壓為輸出邏輯低電平VOL。vI/V3210123abcdeVNHVNLVILVoffVthVon(2)開門電平(Von)和關門電平(Voff)及閾值電壓(Vth)在保證輸出為額定高電平(3V)的90%(2.7V)的條件下，允許的輸入低電平的最大值，稱為關門電平Voff；在保證輸出為額定低電平(0.35V)的條件下，允許的輸入高電平的最小值，稱為開門電平Von。一般Voff≥0.8V，Von≤1.8V。轉折區(qū)的中點對應的輸入電壓稱為TTL門的閾值電壓Vth。一般Vth≈1.4V。vI/V3210123abcdeVNHVNLVILVoffVthVon(3)抗干擾能力在集成電路中，經(jīng)常以噪聲容限的數(shù)值來定量地說明門電路的抗干擾能力。當輸入為低電平時，為保證電路處于穩(wěn)定的關態(tài)，輸入低電平加上瞬態(tài)干擾信號不應超過關門電平Voff。因此允許的干擾容限為VNL=Voff-VIL，稱為低電平噪聲容限。當輸入為高電平時，為保證電路處于穩(wěn)定的開態(tài)，輸入高電平加上瞬態(tài)干擾信號不應低于開門電平Von。因此允許的干擾容限為VNH=VIH-Von，稱為高電平噪聲容限。２．TTL與非門輸入特性輸入特性是指輸入電壓和輸入電流之間的關系曲線。輸入電流iI以流入輸入端為正,流出輸入端為負vI/ViI/mA-1.0-0.5-1.51.00.51.52.0<40μAVI<Vth,iI為正T2和T4截止，T1深度飽和R4AVCCT4T3D4R2T2R3T1BCR1YvI<0.6VvI/ViI/mA-1.0-0.5-1.51.00.51.52.0<40μA輸入端接地(vI=0時)時流經(jīng)輸入端的電流IIS稱為輸入短路電流。T2導通,T4仍截止R4AVCCT4T3D4R2T2R3T1BCR1Y0.6<vI<1.3vI/ViI/mA-1.0-0.5-1.51.00.51.52.0<40μAR4AVCCT4T3D4R2T2R3T1BCR1YT4開始導通，vB1被鉗定在2.1V，T1工作于倒置狀態(tài)。輸入電流由負方向急劇轉為正方向。之后，隨著vI繼續(xù)上升，iI還會有微小增加。1.3V<vI<1.5VvI/ViI/mA-1.0-0.5-1.51.00.51.52.0<40μA3.輸入端負載特性：T2R1RiT1iIVCCvI＋－RRI<Roff輸出高電平RI>Ron輸出低電平Roff輸出高電平時的最大電阻Ron輸出低電平時的最小電阻R1RVCCVCCvI＋－R1VCCvI＋－●多余輸入端的處理：一般將多余輸入端接高電平，或者與有用輸入端并接。4．TTL與非門輸出特性TTL與非門的輸出特性反映輸出電壓vO與輸出電流iO的關系。其中輸出電流規(guī)定灌入電流為正方向。iO/mA31010vO/VAB2203040(a)開態(tài)時iO/mA31010vO/V2203040(b)關態(tài)時灌電流拉電流最大允許灌電流ILMAX最大允許拉電流IHMAX拉電流負載增加會使與非門的輸出高電平下降；灌電流負載增加會使與非門的輸出低電平上升。iO/mA31010vO/VAB2203040(a)開態(tài)時(a)開態(tài)時：T4飽和。iO增加時，T4的飽和程度減輕，輸出低電平略有增高，如圖中的0A段，輸出電阻約10～20Ω。AB段表示T4已脫離飽和區(qū)，輸出低電平增加較大，不能正常工作。灌電流R4AVCCT4T3D4R2T2R3T1BCR1Y(b)關態(tài)時：T4截止，T3、D4導通。負載電流為拉電流。輸出電阻在100Ω左右。輸出拉電流增加時，輸出高電平減小。iO/mA31010vO/V2203040R4AVCCT4T3D4R2T2R3T1BCR1Y拉電流tPHLtPLHvIvO5．平均延遲時間tpd由于晶體管開關時間的影響，門電路的輸出和輸入之間存在延遲，即導通延遲時間tPHL和截止延遲時間tPLH，平均延遲時間為它們的平均值.6．電源特性－－平均功耗和動態(tài)尖峰電流電路處于穩(wěn)定開態(tài)時的空載功耗稱為空載導通功耗。電路處于穩(wěn)定關態(tài)時的空載功耗稱為空載截止功耗。當輸入電壓由高電平變?yōu)榈碗娖綍r，會出現(xiàn)T1、T2、T3、D4、T4同時導通的瞬間狀態(tài)，電源電流出現(xiàn)瞬時最大值,稱為動態(tài)尖峰電流.vItOiEtOIEHIELIEMIEM輸入高電平電流IIH和輸入低電平電流IIL當某一輸入端接高電平，其余輸入端接低電平時，流入該輸入端的電流，稱為高電平輸入電流IIH〔A〕。當某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流IIL〔mA〕。&(2)扇入、扇出系數(shù)扇入指輸入端的個數(shù)。扇出系數(shù)NO指輸出端最多能帶同類門的個數(shù)。7．TTL與非門的其它主要參數(shù)(1)輸入漏電流IIH(1)輸入漏電流IIHiB1VHVHVHNiβiIB1IB1+NiβiIB1(a)iB1A(VL)B(VH)βjIB1βiIB1(b)iB1VHVHVHNiβiIB1IB1+NiβiIB1(a)iB1A(VL)B(VH)βjIB1βiIB1(b)iB1A(VL)B(VH)βjIB1βiIB1(b)例題1負載能力是指輸出端所能驅(qū)動同類門的最大能力，稱為扇出系數(shù)，以N0來表示。拉電流負載增加會使與非門的輸出高電平下降；灌電流負載增加會使與非門的輸出低電平上升。[例]在圖示電路中，試計算門G1最多可以驅(qū)動多少個同樣的門電路負載。要求G1輸出的高、低電平滿足解：首先計算保證時可以驅(qū)動的門電路數(shù)目N1。其次，再計算保證時能驅(qū)動的負載門數(shù)目N2。所以扇出系數(shù)N=10。TTL與非門主要參數(shù)〔1〕輸出高電平UOH,輸出低電平UOL〔2〕開門電平UON、關門電平UOFF〔3〕關門電阻ROFF和開門電阻RON〔4〕平均傳輸延遲時間tpd〔5〕噪聲容限UNH和UNL〔6〕輸入短路電流IIS〔7〕輸入漏電流IIH〔8〕最大灌電流IOLmax和最大拉電流IOHmax〔9〕扇入系數(shù)NI和扇出系數(shù)NO

其他類型的門電路１．TTL或非門VCCT4T3D4T2YT2′BAT1T1′PQ2．集電極開路的門〔OC門〕非門的線與連接+Ucc12VRDADCABYDBCBAY兩個與非門輸出直接相連接的情況假設兩個門的輸出一高一低，當兩個門的輸出端并聯(lián)以后，必然有很大的電流同時流過這兩個門的輸出級，而且電流的數(shù)值遠遠超過正常的工作電流，可能使門電路損壞。而且，輸出端也呈現(xiàn)不高不低的電平，不能實現(xiàn)應有的邏輯功能。VCCT4T3D4Y1VCCT4T3D4Y2T2為了使TTL門能夠?qū)崿F(xiàn)線與，把輸出級改為集電極開路的結構，簡稱OC門。集電極開路的與非門及其邏輯符號VCCT4YBAT1T2(a)YBA&(b)OC門電路必須外接電源和負載電阻工作原理：當T3飽和，輸出低電平UOL＝0.3V；當T3截止，由外接電源E通過外接上拉電阻提供高電平UOH＝E。

因此，OC門電路必須外接電源和負載電阻，才能提供高電平輸出信號。OC門電路必須外接電源和負載電阻n個OC門并聯(lián)使用YBA&DC&JI&VCCRLn●···驅(qū)動LED電路VCC&OC門實現(xiàn)電平轉換VCCT4YBAT1T2三態(tài)門電路及邏輯符號ENA&BY(b)４．三態(tài)輸出門〔三態(tài)門TS〕三態(tài)門是在普通門電路根底上，增加控制端和控制電路構成的。VCCT4T3D4T2YT111DPG1G2ABEN(a)&YENBA邏輯符號0

高阻0011011110111110表示任意態(tài)三態(tài)輸出“與非”狀態(tài)表ABENY輸出高阻功能表三態(tài)門實現(xiàn)總線結構輪流定時地使各個EN端為1，可把各門的輸出信號輪流傳送到總線上。總線B1EN1&A1B2EN2&A2BnENn&An···三態(tài)門實現(xiàn)數(shù)據(jù)雙向傳輸G1和G2為三態(tài)反相器，改變控制端EN，即可控制數(shù)據(jù)的傳輸方向。11DOD1EN總線DO/D1G1G22.5CMOS門電路2.5.1CMOS反向器2.5.2其他類型CMOS門電路2.5.1CMOS反向器GSDGSDN溝道P溝道VGS(th)N>0VGS(th)P<0作為開關應用的MOS管NMOS管開關A=0，開關斷開，F(xiàn)=1vIvOAFVDDTDGSSFTvIA=0GvODVDDvIvOAFVDDTDGSFTvIA=1GvODVDDSA=1，開關閉和，F(xiàn)=0一.CMOS反相器工作原理兩個MOS管的開啟電壓VGS(th)P<0，VGS(th)N>0，通常為了保證正常工作，要求VDD>|VGS(th)P|+VGS(th)N。P溝道(負載管)N溝道(輸入管)DGSSGDvOVDDTLT0vI假設輸入vI為低電平(如0V)，那么負載管TL導通，輸入管To截止，輸出電壓接近VDD。DGSSGDvOVDDTLT0vI假設輸入vI為高電平(如VDD)，那么輸入管To導通，負載管TL截止，輸出電壓接近0V。DGSSGDvOVDDTLT0vI二CMOS反相器的主要特性１．電壓傳輸特性和電流傳輸特性２．輸入特性和輸出特性１．電壓傳輸特性和電流傳輸特性vIvOOVDDVDD1/2VDDVGS(th)NABCDVGS(th)P1/2VDD電壓傳輸特性vIvOOVDDVDD1/2VDDVGS(th)NABCDVGS(th)P1/2VDD工作區(qū)AB：0≤VI＜VGS(th)N由于輸入管To截止，故VO=VDD，處于穩(wěn)定關態(tài)。DGSSGDvOVDDTLT0vIvIvOOVDDVDD1/2VDDVGS(th)NABCDVGS(th)P1/2VDD工作區(qū)CD：VDD-

VGS(th)P≤VI≤VDD負載管TL截止，所以VO≈0V，處于穩(wěn)定的開態(tài)。DGSSGDvOVDDTLT0vIvIvOOVDDVDD1/2VDDVGS(th)NABCDVGS(th)P1/2VDD工作區(qū)