高性能微處理器

高性能微處理器第一頁，共三十二頁，編輯于2023年，星期六12.180286微處理器80286主要由總線部件(BU)、指令部件(IU)、執(zhí)行部件(EU)和地址部件(AU)四個(gè)獨(dú)立的處理部件構(gòu)成一個(gè)有機(jī)的整體，并加強(qiáng)它們之間的并行操作程序，有效地加快處理速度。第二頁，共三十二頁，編輯于2023年，星期六12.1.180286的內(nèi)部結(jié)構(gòu)分析(1)BU是微處理器與系統(tǒng)之間的一個(gè)高速接口，負(fù)責(zé)管理、控制總線操作。它有效地管理、控制80286與存儲(chǔ)器、外部設(shè)備的聯(lián)系。以最高的速率傳送數(shù)據(jù)和預(yù)取指令的操作，實(shí)現(xiàn)零等待狀態(tài)，完成對(duì)外的讀/寫。(2)IU負(fù)責(zé)從存儲(chǔ)區(qū)域中取出指令，送入預(yù)取指令隊(duì)列。該隊(duì)列是預(yù)取器和指令譯碼器之間的一個(gè)緩沖。指令譯碼器將指令從隊(duì)列中取出、譯碼后送入已譯碼指令隊(duì)列，并作好供EU執(zhí)行的準(zhǔn)備。IU連續(xù)譯碼，與此同時(shí)，EU執(zhí)行的總是事先由IU譯好的指令。這樣譯碼和執(zhí)行并行操作，改善了流水線功能，從而大大提高了80286的工作速度。(3)EU負(fù)責(zé)執(zhí)行已譯碼的指令，按照所需步驟完成微處理器的算術(shù)、邏輯運(yùn)算以及其他數(shù)據(jù)加工等操作。(4)AU由偏移量加法器、段界限值檢查器、段基地址寄存器、段長度寄存器和物理地址加法器等部件構(gòu)成，完成執(zhí)行指令過程中的有關(guān)尋址操作。它實(shí)施存儲(chǔ)器管理及保護(hù)功能，計(jì)算出操作數(shù)據(jù)的物理地址，同時(shí)檢查保護(hù)權(quán)。在保護(hù)方式下，AU提供完全的存儲(chǔ)管理、保護(hù)和虛擬存儲(chǔ)等支持。AU內(nèi)部有一個(gè)高速緩沖寄存器，該寄存器保存著段的基地段、段長界限和當(dāng)前正在執(zhí)行的任務(wù)所用的全部虛擬存儲(chǔ)段的訪問權(quán)。第三頁，共三十二頁，編輯于2023年，星期六12.1.280286的寄存器80286的寄存器組與8086基本相同。同樣有8個(gè)16位數(shù)據(jù)寄存器AX，BX，CX，DX，SP，BP，SI，DI。80286的4個(gè)段寄存器CS，DS，ES，SS各包括16位段選擇器和與之相對(duì)應(yīng)的48位段高速緩沖器（8位存取權(quán)域、24位基地址域和16位界限域），共64位，用于邏輯地址到物理地址的轉(zhuǎn)換。80286的標(biāo)志寄存器增設(shè)了兩個(gè)標(biāo)志位段寄存器字段。其中，IOPL字段為特權(quán)標(biāo)志，用來定義當(dāng)前任務(wù)的特權(quán)層，即優(yōu)先權(quán)（有0～3四級(jí)）；NT位為任務(wù)嵌套標(biāo)志，NT＝1，表示當(dāng)前執(zhí)行的任務(wù)嵌套于另一任務(wù)中，否則NT＝0。80286新設(shè)了16位的機(jī)器狀態(tài)字（MSW），只使用其中的低4位。80286還增設(shè)了4個(gè)系統(tǒng)表寄存器：全局描述符表寄存器GDTR、局部描述符表寄存器LDTR、中斷描述符表寄存器IDTR、任務(wù)狀態(tài)表寄存器TR。這4個(gè)系統(tǒng)表寄存器只在保護(hù)方式下使用。80286的保護(hù)方式在存儲(chǔ)器中設(shè)置了三種類型的描述符表：全局描述符表（GDT，GlobalDescriptorTable）、局部描述符表（LDT，LocalDescriptorTable）和中斷描述符表（IDT，InterruptDescriptorTable）。與8086比較，80286芯片引腳功能最大的差別是不采用地址、數(shù)據(jù)線復(fù)用方式，因此有68條引腳，封裝成四面都有引腳的正方形管殼方式。第四頁，共三十二頁，編輯于2023年，星期六12.1.380286的存儲(chǔ)器組織80286是在芯片內(nèi)部最早實(shí)現(xiàn)存儲(chǔ)管理和保護(hù)的微處理器。80286有實(shí)地址管理方式和保護(hù)虛擬地址管理方式。保護(hù)虛擬地址管理方式可對(duì)多任務(wù)操作提供可靠的支持。80286在加電或復(fù)位時(shí)自動(dòng)進(jìn)入實(shí)地址方式。可以通過使用指令LMSW和SMSW置機(jī)器狀態(tài)字MSW中的PE位，使CPU進(jìn)行實(shí)地址方式（PE＝0）和保護(hù)虛擬地址方式（PE＝1）的切換。第五頁，共三十二頁，編輯于2023年，星期六第六頁，共三十二頁，編輯于2023年，星期六第七頁，共三十二頁，編輯于2023年，星期六新增尋址寄存器第八頁，共三十二頁，編輯于2023年，星期六保護(hù)模式下的存儲(chǔ)器尋址第九頁，共三十二頁，編輯于2023年，星期六段描述符第十頁，共三十二頁，編輯于2023年，星期六第十一頁，共三十二頁，編輯于2023年，星期六實(shí)例第十二頁，共三十二頁，編輯于2023年，星期六第十三頁，共三十二頁，編輯于2023年，星期六12.280386微處理器如果說，微處理器從8位到16位主要是總線的加寬，那么，從16位到32位，則是從體系結(jié)構(gòu)設(shè)計(jì)上的概念性的革新。32位微處理器的問世是微處理器發(fā)展史的又一里程碑。32微處理器普遍采用流水線技術(shù)、指令重疊技術(shù)、虛擬存儲(chǔ)技術(shù)、片內(nèi)存儲(chǔ)管理技術(shù)、存儲(chǔ)器分段、分頁保護(hù)技術(shù)。這些技術(shù)的應(yīng)用，使32位微機(jī)可以更有效地處理數(shù)據(jù)、文字、圖像、圖形、語音等各種信息，為實(shí)現(xiàn)多用戶、多任務(wù)操作系統(tǒng)提供了有力的支持。第十四頁，共三十二頁，編輯于2023年，星期六12.2.180386的內(nèi)部結(jié)構(gòu)80386采用流水工作方式，其內(nèi)部結(jié)構(gòu)按功能劃分由六大部件組成：總線接口部件(BIU)、指令預(yù)取部件(IPU)、指令譯碼部件(IDU)、指令執(zhí)行部件(EU)、分段部件(SU)和分頁部件(PU)。第十五頁，共三十二頁，編輯于2023年，星期六寄存器結(jié)構(gòu)第十六頁，共三十二頁，編輯于2023年，星期六12.2.380386的工作方式80386有高性能的存儲(chǔ)管理部件MMU，有力地支持了三種工作方式：實(shí)地址方式、虛擬地址方式和虛擬8086方式。(1)實(shí)地址方式：80386在加電或復(fù)位初始化時(shí)進(jìn)入實(shí)地址方式，這是一種為建立保護(hù)方式作準(zhǔn)備的方式。它與8086，80286相同，由16位段選擇字左移4位與16位偏移地址相加，得到20位物理地址，可尋址1MB存儲(chǔ)空間。這時(shí)，段的基地址是在4GB物理存儲(chǔ)空間的第一個(gè)1MB內(nèi)。(2)保護(hù)虛擬地址方式。80386的保護(hù)虛地址方式是其最常用的方式，一般開機(jī)或復(fù)位后，先進(jìn)入實(shí)地址方式完成初始化，然后立即轉(zhuǎn)入保護(hù)虛地址方式，也只有在保護(hù)虛地址方式下，80386才能充分發(fā)揮其強(qiáng)大的功能。(3)虛擬8086（V86）方式。虛擬8086方式又稱為V86方式。80386把標(biāo)志寄存器中的VM標(biāo)志位置“1”，即進(jìn)入V86方式，執(zhí)行一個(gè)8086程序，把VM復(fù)位，即退出V86方式而進(jìn)入保護(hù)方式，執(zhí)行保護(hù)方式的80386程序。第十七頁，共三十二頁，編輯于2023年，星期六12.2.480386的存儲(chǔ)器管理80386在保護(hù)虛擬地址方式下，采用分段、分頁兩級(jí)綜合的存儲(chǔ)管理，用分段管理組織其邏輯地址空間的結(jié)構(gòu)，用分頁管理來管理其物理存儲(chǔ)。80386的分段部件把程序的邏輯地址變換為線性地址，進(jìn)而由分頁部件變換為物理地址。這種段管理基礎(chǔ)上的分頁管理是80386所支持的最全面、功能最強(qiáng)的一種存儲(chǔ)管理方式。由于微處理器內(nèi)還設(shè)置高速緩沖存儲(chǔ)器（Cache）和其他功能部件，使得這種兩級(jí)地址轉(zhuǎn)換的速度很快。第十八頁，共三十二頁，編輯于2023年，星期六(1)分段管理80386的分段管理與80286類似。80386的段描述符也為8Byte，段基地址擴(kuò)大到32位，段限值擴(kuò)大到1MB，增添了4位語義控制字段。80386的段描述符的格式如圖12.4所示：第十九頁，共三十二頁，編輯于2023年，星期六(2)分頁管理

80386分頁采用了頁目錄表、頁表兩級(jí)頁變換機(jī)制，低一級(jí)的頁表是頁的映像，由若干頁描述符組成，每一個(gè)頁描述符指示一個(gè)物理頁面；高一級(jí)的頁目錄表是頁表的映像，由若干頁目錄描述符組成，每一個(gè)頁目錄描述符指示著不同頁表，由80386的頁目錄基地址寄存器CR3指示頁目錄表在存儲(chǔ)器中的位置。80386的頁表和頁目錄表中最多可分別包含210個(gè)頁描述符和頁目錄描述符，每個(gè)描述符均由4Byte（32位）組成，其格式也基本相同。第二十頁，共三十二頁，編輯于2023年，星期六80386的存儲(chǔ)器的分頁機(jī)構(gòu)80386的頁面和頁表均起始于存儲(chǔ)空間的4KB界上，因此，頁面地址和頁表地址的低12位為全0。在80386分頁系統(tǒng)中，由CR3給出頁目標(biāo)表的基地址，利用32位線性地址的高10位在頁目錄表的1024個(gè)頁目錄描述符中選定1個(gè)，從而獲得對(duì)應(yīng)頁表的基地址；利用線性地址的中間10位，在對(duì)應(yīng)頁表的1024個(gè)頁描述符中選定1個(gè)，得到頁面地址；利用線性地址的最低12位可在指定頁面的4KB中選中一個(gè)物理存儲(chǔ)單元，實(shí)現(xiàn)了從線性地址到物理地址的轉(zhuǎn)換。這種地址轉(zhuǎn)換是標(biāo)準(zhǔn)的二級(jí)查表機(jī)構(gòu)。第二十一頁，共三十二頁，編輯于2023年，星期六(3)80386的高速緩沖存儲(chǔ)管理為了加快段內(nèi)地址轉(zhuǎn)換速度，在80386芯片上有高速緩沖存儲(chǔ)器（Cache），可把當(dāng)前段描述符存入Cache中，在以后進(jìn)行的地址轉(zhuǎn)換中，就不用再訪問描述符表，而只與Cache打交道，這樣就大大地提高了地址轉(zhuǎn)換的速度。第二十二頁，共三十二頁，編輯于2023年，星期六12.380486微處理器Intel80486是Intel公司在1989年推出的新一代32位微處理器，是80386的升級(jí)產(chǎn)品。80486相當(dāng)于以80386為核心，除包含在片內(nèi)的8KB高速緩存（Cache）和相當(dāng)于80387的數(shù)值協(xié)處理器之外，還采用了易于構(gòu)成多處理器系統(tǒng)結(jié)構(gòu)的機(jī)制。這是80486結(jié)構(gòu)上的重大變革，從而使它的整體性能有了很大提高。在相同的工作頻率下，其處理速度比80386提高了2～4倍，實(shí)現(xiàn)了高速度化和支持多處理器系統(tǒng)設(shè)計(jì)目標(biāo)。第二十三頁，共三十二頁，編輯于2023年，星期六12.3.180486的內(nèi)部結(jié)構(gòu)第二十四頁，共三十二頁，編輯于2023年，星期六12.3.280486的技術(shù)特點(diǎn)80486在Intel微處理器的歷史上首次采用了RISC技術(shù)，有效地優(yōu)化了微處理器的性能。80486采用RISC技術(shù)并不意味著與80386等CPU不兼容，實(shí)際上指令也并沒有精簡，強(qiáng)調(diào)的只是RISC技術(shù)，目的是使80486達(dá)到1個(gè)時(shí)鐘周期執(zhí)行1條指令。目前80486已超過了這一設(shè)計(jì)目標(biāo)，平均1個(gè)時(shí)鐘周期執(zhí)行12條指令。80486采用了突發(fā)總線（BurstBus）同外部RAM進(jìn)行高速數(shù)據(jù)交換。通常CPU與RAM進(jìn)行數(shù)據(jù)交換時(shí)，取得一個(gè)地址，交換一個(gè)數(shù)據(jù)，再取得一個(gè)地址，又交換一個(gè)數(shù)據(jù)。而采用突發(fā)總線后，每取得一個(gè)地址，便將這個(gè)地址及其后地址中的數(shù)據(jù)一起參與交換，從而大大加快了CPU與RAM之間的數(shù)據(jù)傳輸率。這種技術(shù)尤其適用于圖形顯示和網(wǎng)絡(luò)運(yùn)用。因?yàn)樵谶@兩種情況下，所涉及的地址空間一般都是連續(xù)的。80486配置了8KB的高速緩沖存儲(chǔ)器Cache。該高速緩存采用4路相連的實(shí)現(xiàn)方案，具有較高的命中率（約為92%）。80486片內(nèi)設(shè)置了一個(gè)數(shù)值協(xié)處理器，這就使得80486不再需要片外數(shù)值處理器80387的支持，而直接有浮點(diǎn)數(shù)據(jù)處理能力，從而縮短了CPU與數(shù)值協(xié)處理器之間的通信時(shí)間，提高了浮點(diǎn)處理能力。Intel80486有多種產(chǎn)品，包括486SX，486DX，486DX2和OverDrive升級(jí)芯片等。第二十五頁，共三十二頁，編輯于2023年，星期六12.4Pentium處理器1993年3月。Intel公司推出了新一代名為Pentium的微處理器（P5）。它擁有32位寄存器、64位數(shù)據(jù)總線和32位地址線、高性能浮點(diǎn)處理部件和多媒體處理MMX部件。采用0.80微米制造工藝，支持60和66MHz前端總線速度（FSB），安全工作電壓為5V。Pentium處理器采用了全新的設(shè)計(jì)，與80486相比內(nèi)部結(jié)構(gòu)也作了很大改進(jìn)，但是依然保持了和80X86系列的二進(jìn)制兼容性，在相同的工作模式上可以執(zhí)行所有的80X86程序。片內(nèi)存儲(chǔ)管理單元（MMU）也與386和486兼容，可以在實(shí)地址模式引導(dǎo)下轉(zhuǎn)入保護(hù)模式和虛擬86模式，其指令集包括了80486的所有指令，并增加了新的指令。第二十六頁，共三十二頁，編輯于2023年，星期六其下一代產(chǎn)品是一年后推出的P54，它支持3.3V的內(nèi)核電壓，使用了0.50微米甚至是0.35微米的制造工藝，處理器的時(shí)鐘頻率達(dá)到了75～200MHz，總線頻率50～66MHz。P5帶有16KB的一級(jí)緩存。要特別提到的是，這次英特爾首次運(yùn)用了兩個(gè)獨(dú)立的一級(jí)高速緩存：8KB用于數(shù)據(jù)，另8KB用于指令；采用Socket5和IA32架構(gòu)。英特爾下一個(gè)最重要的轉(zhuǎn)變就是P55處理器的推出，這是第一款采用增加了57條MMX指令集（主要用于多媒體和網(wǎng)絡(luò)通信）的CPU。隨著CPU的制造工藝?yán)^續(xù)發(fā)展，處理器已轉(zhuǎn)向到0.35微米制造工藝上，運(yùn)行電壓變成2.8V，這就要求主板進(jìn)行相應(yīng)的結(jié)構(gòu)上的改變以支持此新的CPU電壓，也就是說要對(duì)主板增加一個(gè)電壓調(diào)整器。新的CPU的一級(jí)緩存也增加到了以前的兩倍，達(dá)到32KB。PentiumMMX處理器在Socket7的架構(gòu)下工作于166～233MHz的時(shí)鐘頻率，它的總線頻率為66MHz第二十七頁，共三十二頁，編輯于2023年，星期六12.4.1Pentium處理器的內(nèi)部結(jié)構(gòu)第二十八頁，共三十二頁，編輯于2023年，星期六12.4.2Pentium

處理器的技術(shù)特點(diǎn)（1）Pentium的片內(nèi)高速緩存采用了分離式結(jié)構(gòu)（2）Pentium采用RISC技術(shù)（3）Pentium具有高性能的浮點(diǎn)運(yùn)算部件（4）具有分支指令預(yù)測(cè)功能（5）數(shù)據(jù)總線位寬增加（6）常用指令固化（7）系統(tǒng)管理模式(SMM)第二十九頁，共三十二頁，編輯于2023年，星期六12.4.3Pentium處理器的發(fā)展1.PentiumPro

PentiumPro是第一個(gè)屬于第六代CPU的產(chǎn)品。從第六代微處理器開始，具有36條地址線，可尋址64G的地址空間。PentiumPro具有16KB的一級(jí)緩存,時(shí)鐘頻率為150～200MHz,其系統(tǒng)總線為60或66MHz,采用的是socket8結(jié)構(gòu)。2.PentiumIIPentiumII的核心其實(shí)就是PentiumPRO+MMX。

3.PentiumIIIPentiumIII仍是32位Intel結(jié)構(gòu)（IA-32）CPU，它最重要的技術(shù)特點(diǎn)在于采用了KNI（MMX2）構(gòu)架并添加了70條新指令第三十頁，共三十二頁，編輯于2023年，星期六4.