模擬集成電路設計魏廷存課后參考答案

第2章2.1已知pn結(jié)的反向飽和電流，求在室溫（°K）下，當V和V時的pn結(jié)電流。參考答案：當=0.7V時，pn結(jié)為正偏置，因此當=-0.7V時，pn結(jié)為反偏置，因此盡管很小，只要pn結(jié)上加很小的正偏壓，就可產(chǎn)生適當?shù)慕Y(jié)電流。加反偏壓時，結(jié)電流幾乎為0。在圖2.68所示電路中，假定所有二極管均為理想二極管（忽略二極管的正向?qū)▔航担?，電源電?3V，限流電阻R=4.7k?，兩個輸入信號Vi1和Vi2取值為0V或3V。試分析當Vi1和Vi2在不同取值的組合情況下，電路輸出電壓V0之值，并分析輸入與輸出信號之間的邏輯關系。圖2.68參考答案：輸入與輸出信號之間的邏輯關系為：2輸入與門關系。圖2.68所示電路的輸入-輸出真值表Vi1Vi2二極管工作狀態(tài)V0D1D20V0V導通導通0V0V3V導通截止0V3V0V截止導通0V3V3V截止截止5V2.3在圖2.69所示電路中，假定所有二極管均為理想二極管（忽略二極管的正向?qū)▔航担?，判斷D1和D2是否導通，并求出V0的值。圖2.69參考答案：設D1、D2截止，則VA=9V，VB=3V，VC=8V，因此，初步判定D1導通，D2導通，但是由于D1導通時VB=9V，此時D2不可能導通。最后確定D1導通，D2截止，V0=8V。2.4圖2.70所示為三個晶體管的直流偏置電路，計算并判斷晶體管的工作狀態(tài)（設VBE=0.7V）。若不在線性放大區(qū)，如何調(diào)整偏置電阻使其工作在線性放大區(qū)？圖2.70參考答案：（a）因偏置電路的電源為-6V，使發(fā)射結(jié)兩端加有電壓，所以管子處于截止狀態(tài)，即發(fā)射結(jié)、集電結(jié)均反偏。要使放大電路正常放大，應將偏置電路的負電源改為正電源，調(diào)整R1，R2使發(fā)射結(jié)正偏，集電結(jié)反偏即可。（b）VCE是負值，說明管子工作在飽和區(qū)。要退出飽和區(qū)進入線性放大區(qū)，應增大Rb，即減小IB的值。（c）算法與上相同。，，說明集電結(jié)已經(jīng)近似為零偏置（），管子處于臨界飽和，不能正常放大。應增大Rb使管子進入線性放大區(qū)。2.5設晶體管的共射極電流放大系數(shù)，基極電流，晶體管工作在線性放大區(qū)。試求出集電極電流、發(fā)射極電流和共基極電流放大系數(shù)。參考答案：集電極和基極電流之間的關系為發(fā)射極和基極電流之間的關系為共基極電流放大系數(shù)為2.6圖2.71為共射極放大電路，參數(shù)如圖中所示。已知，晶體管的厄爾利電壓V，熱電壓V，C1和C2是輸入和輸出信號的耦合電容。請近似估算電路的直流工作點Q（即IC和VCE），并計算該共射極放大器的低頻電壓增益（忽略寄生電容和耦合電容，設VBE=0.7V）。圖2.71參考答案：(1)由于電容的“隔直”作用，對于靜態(tài)偏置電路，它們相當于開路。因此，計算Q點時只需考慮由VDD、Rb、Rc和晶體管組成的直流通路就可以了。對于硅晶體管，VBE約為0.7V左右，所以，因此，，(2)低頻小信號模型如下圖所示，其中忽略了寄生電容和信號耦合電容。，其中，，根據(jù)公式(2.29),，根據(jù)公式(2.30),所以，2.7假定晶體管工作在線性放大區(qū)，飽和電流=10-16A，=0.75V，=3pF，=6pF，熱電壓V。不考慮厄爾利效應，求晶體管的單位增益頻率。參考答案：由公式(2.14)得（不考慮厄爾利效應），由公式(2.25)得，由公式(2.45)得，2.8假定晶體管的保持不變，已知當=1V時，=1。求當=10V時，在以下厄爾利電壓的條件下相應的值：(a)=75V，(b)=150V。參考答案：理解的意義，作圖可容易得到結(jié)論：(a)IC=1.12mA，(b)IC=1.06mA2.9已知CMOS管的寬長比=50/0.5μm，漏極電流0.5mA，分別計算NMOS和PMOS的跨導和輸出電阻，以及的值。假設A/V2，A/V2，V-1。 參考答案：，2.10對于NMOS管，推導出用漏極電流和寬長比表示的的表達式，并畫出以為參數(shù)的與之間的關系曲線。參考答案：，；假設，則，其中k為常量。2.11一個工作在線性區(qū)的NMOS管，=0.1V。當=2V時，=40μA；當=3V時，=80μA。求：閾值電壓。如果=40μA/V2，則的值是多少？如果=2.5V，=0.15V，則漏極電流為多大？如果=2.5V，為多大時NMOS管的導電溝道開始夾斷？此時的漏極電流為多大？參考答案：1）NMOS管工作在線性區(qū)，有：。分別將=0.1V，當=2V時，=40uA；當=3V時，=80uA代入上式有：兩式相除可得：，可知0.95V。2）如果=40μA/V2，則，可得W/L=10。3）=88.5uA。4）當時，NMOS管的導電溝道開始夾斷，可得1.55V，此時漏極電流為：=480.5uA。假定NMOS管工作在飽和區(qū)。在以下條件下，畫出過驅(qū)動電壓與寬長比之間的關系曲線。1）漏極電流恒定；2）跨導恒定。參考答案：在飽和區(qū)：由于，因此，=，因此，=2.13對于圖2.72（a）和（b）所示電路，當從0到變化時，分別畫出與之間的關系曲線。設NMOS管的閾值電壓為，不考慮體效應和溝道長度調(diào)制效應。圖2.72參考答案：（a）當<-時，M1處于飽和區(qū)，，其中=-。當-<<時，M1進入截止區(qū)。（b）假設>。當0<<2+時，M1工作在飽和區(qū)：=，當>2+時，M1進入線性區(qū)：=，由以上公式計算可得：可見，隨著的增加，在減小。當足夠大時，會成為負值。最后，繪出隨著的變化曲線：2.14對于圖2.73所示電路，假定PMOS工作在線性區(qū)，NMOS工作在飽和區(qū)，試推導與之間的關系（設λ=0）。圖2.73參考答案：2.15對于圖2.74所示電路，1）求ID與VGS和VDS之間的函數(shù)關系（設λ=γ=0），并證明該電路與一個寬長比為W/2L的NMOS管等效。2）為了使M1和M2都工作在飽和區(qū)，它們之間的閾值電壓應滿足什么關系？圖2.74參考答案：2.16分別仿真NMOS和PMOS的直流特性：1）（以為參數(shù)）；2）（以為參數(shù)）。假定μm，μm，VDD=3.3V，采用0.35μmCMOS工藝模型。參考答案：（以為參數(shù)）：**HspicenetlistforNMOS,Vbs=0VsweepVds**Vds10Vgs20Vbs300.dcVds03.50.1Vgs03.50.5.optionacctpostnomodwlscale=1.0e-6.Temp25.paramll=0.35ww=5.lib"~/model.lib"TTmn1203nchl=llw=ww.printdcI1(mn).alter.paramll=0.35ww=10.alter.paramll=0.35ww=15.alter.paramll=0.35ww=20.end2.17圖2.75為由單個NMOS器件實現(xiàn)的CMOS電容，分析并仿真總的等效電容C與VC之間的關系：C~VC（VC從-VDD到+VDD變化）。假定W=10μm，L=5μm，m=5，VDD=3.3V，采用0.35μmCMOS工藝模型。圖2.75參考答案（Hspice仿真語句）：….optionsDCCAPVVCHVCHgnd0VVCSgnd00.dcVVCH-3.33.30.1.plot‘CG-TOT_N’=LX18(md0)md0gndVCHgndgndnchw=10ul=5um=5…………….如果用Cadence的Spectre仿真，可用AC仿真或DC仿真求出等效電容。1）DC仿真：求MOS管的Cgg等效電容（掃描VC）。2）AC仿真：V/I=1/ωC=1/2πfC，如果令f=1，掃描直流電壓部分，即可得到等效電容C。2.18圖2.76為由兩個相同的NMOS電容反向并聯(lián)形成的兩端懸浮電容，分析并仿真總的等效電容C與VC之間的關系：C~VC（VC從-VDD到+VDD變化）。假定W=10μm，L=5μm，m=5，VDD=3.3V，采用0.35μmCMOS工藝模型。圖2.762.19圖2.77為由兩個相同的PMOS電容反向并聯(lián)形成的兩端懸浮電容，1）分析并仿真總的等效電容C與VC之間的關系：C~VC（VC從-VDD到+VDD變化）。假定W=2μm，L=1μm，VDD=3.3V，采用0.18μmCMOS工藝模型。2）如果去掉其中一個PMOS管，等效電容C將如何變化？3）與圖2.76所示電路相比，圖2.77所示電路有何優(yōu)點？圖2.77答案：1）總的等效電容C與VC之間關系的仿真結(jié)果（采用0.18μmCMOS工藝，3.3VPMOS管），圖中縱軸為等效電容C，其單位為fF。2）如果去掉其中一個PMOS管，等效電容C減半。3）圖2.76所示電路中，NMOS的襯底通常需要接地，形成不了電容的“累積效應”。而圖2.77所示電路中，PMOS的襯底可以很容易地接任何電位，三個端子可以連接在一起，因而可形成電容的“累積效應”，因此等效電容較大。2.20一個多晶硅電阻的μm，μm。假設多晶硅的電阻率，厚度=3000?，忽略接觸孔電阻。求方塊電阻、該電阻的方塊數(shù)和總電阻值。參考答案：首先計算方塊電阻：?/□電阻的方塊數(shù)N為：求得總電阻為：2.21一個厚度為7k?的鋁薄膜電阻的電阻率，求其方塊電阻值。參考答案：0.04?/□第3章3.1圖3.56所示的鏡像電流源電路中，，假定NMOS管M1和M2的特性和尺寸完全對稱，，求鏡像電流源的輸出電阻，并計算當M2的電壓變化0.5V時的變化量。圖3.56解：因為M1和M2的相同，特性對稱，所以等于為。這樣，我們得到輸出電流的變化可以利用推算為：換句話說，如果原來的值為100μA，輸出電壓增加0.5V時增加到大約104μA。注意：這個估算并沒有考慮諸如實際上隨著輸出電流改變這樣的二級效應。在圖3.57所示電路中，如果所有CMOS管都工作在飽和區(qū)，各管子的寬長比如圖中所示。試推導M4的漏極電流的表達式（忽略溝道長度調(diào)制效應）；當從0V開始逐漸增大時，試畫出隨變化的草圖。圖3.57解：（1）我們有。同時，且。因此，，其中，。選擇合適的與可以確定與之間的比率。例如，如果，則產(chǎn)生一個等于25的放大因子。類似地，如果，可以用來產(chǎn)生一個小的精確電流。（2）假定所有管子的寬長比均相同。當時，M3、M4截止，M2工作在深度線性區(qū)并且M1開啟。當，將會慢慢的升高，直到，M2進入飽和區(qū)。此時有，隨著的增大，將緩慢的有所上升（考慮到溝道長度調(diào)制效應）。其中，。3.3在圖3.58所示的鏡像電流源中，，M1和M2的特性對稱且尺寸相同，，。假設，，。求鏡像電流源的輸出電阻。圖3.58解：上圖的小信號模型如下圖所示：由上圖可得：又由題3.1可得：所以輸出阻抗為：注意：這個結(jié)果幾乎是題3.1中簡單鏡像電流源的輸出阻抗的8倍。3.4圖3.59所示電路中，，，，=100，=0.7V，，=0.9V。為了使所有管子都工作在飽和區(qū)，試確定VX的值和Vb的最小值。圖3.59解：=0.23V，，所以有由于體效應，0.23+0.23+0.74=1.2V（）隨著Vb的進一步增加，最終M2和M4將會進入線性區(qū)，將低于。3.5圖3.60（a）和（b）所示電路為常用的自偏置寬擺幅共源共柵電流鏡，假定所有管子的閾值電壓均相同。為了使所有管子都工作在飽和區(qū)，試分析電阻R的取值范圍。假定兩條支路中的電流相等（均為I）。（b）圖3.60答案：首先考慮圖（a）所示電路：對于PMOS管，其飽和區(qū)工作的條件是：VSD>VSG-|VTHP|。為了使M1工作在飽和區(qū)，應滿足Vb+|VTH|>VDD-|VGS2|，而為了使M2工作在飽和區(qū)，應滿足VDD-(Vb+|VGS1|)>|VGS2|-|VTH|，因此Vb應滿足以下條件：VDD-|VGS2|-|VTH|<Vb<VDD-|VGS2|+|VTH|-|VGS1|由于Vb=VDD-|VGS2|-IR，代入上式，可得：|VGS1|-|VTH|<IR<|VTH|，即要求電阻R上的壓降大于M1的過驅(qū)動電壓，同時要小于PMOS管的閾值電壓。在電流I確定的前提下，通過增大M1的寬長比W/L，可減小M1的過驅(qū)動電壓。對于圖（b）所示電路，請讀者參考上述推導過程。3.6圖3.61所示電路中，假定M2和M3的特性和尺寸均相同，如果忽略所有管子的溝道長度調(diào)制效應，試推導電路的小信號電壓增益。如果M2和M3的特性對稱，但尺寸不相同，假定>1，此時小信號電壓增益有何變化？圖3.61解：如果忽略溝道長度調(diào)制效應，則M1的小信號漏極電流等于。因為且，M3的小信號漏極電流等于，可得電壓增益等于。3.7圖3.62所示為電阻負載的共源極放大器，請分析M1的漏極電流和跨導與輸入直流電壓之間的關系（在0~之間變化），并畫出關系曲線的草圖。圖3.62解：當時，≈0，≈0。當時，漏極電流顯著增大，如果，它將最終接近。當時，跨導將開始增大，在飽和區(qū)，，隨著線性增加。在線性區(qū)，，當Vin超出Vin1之后，將會下降。3.8如圖3.63所示，M1和M2構(gòu)成二極管負載的共源放大器，假定M1被偏置在飽和區(qū)，其漏極電流為。（1）如果在M2的兩端并聯(lián)一個理想電流源，求此時的小信號電壓增益（忽略溝道長度調(diào)制效應），并與時相比較；（2）試畫出當從增加時，小信號電壓增益隨的變化曲線。圖3.63解：（1）因為，所以又，在飽和區(qū)，由此可得即因此，要得到10倍的電壓增益，M2管子上的過驅(qū)動電壓只需是M1的2.5倍即可。另一方面，對于給定的過驅(qū)動電壓比，與未加電流源時相比，該電路的電壓增益可以提高到原來的4倍。直觀上，這是因為對于給定的，如果電流減小為原來的1/4，那么必須按比例減小，因此，也按相同的比例減小為原來的1/4。（2）3.9在圖3.64所示電路中，，，，，V-1，V-1。計算該電路的小信號電壓增益。圖3.64解：，同理可得所以，3.10在圖3.65所示的源極跟隨器中，已知，μAQUOTEI1=200μA，μA/V2，V，=0.7VQUOTE2?F=0.7V，QUOTEγ=0.4V2V1/2。忽略溝道長度調(diào)制效應。（1）對于圖3.65（a），計算當V時的值。（2）如果圖3.65（a）中的I1用圖3.65（b）中的M2來實現(xiàn)，求出使M2工作在飽和區(qū)的最小值。（a）（b）圖3.65解（a）因為M1的閾值電壓和Vout有關，我們做一個簡單的迭代。注意到我們首先假設QUOTEVTH≈0.6V，可以計算出此時QUOTEVout=0.27V?，F(xiàn)在我們計算新的VTH值為這表明Vout比上面算出的結(jié)果約小59mV，即QUOTEVout≈0.211V。（b）因為M2的漏-源電壓等于0.211V，所以只有QUOTE（VGS-VTH）2≤0.211V，M2才能處于飽和區(qū)。當電流QUOTEI1=200μA時，可以求出QUOTE（W/L）23.11圖3.66所示電路中，I1和I2均為理想電流源，且假定在所關心的頻率范圍內(nèi)電容C1可視為交流短路。（1）計算電路的小信號電壓增益。要使M1工作在飽和區(qū)，允許輸入的最大直流電平是多少？（2）為了使允許輸入的最大直流電平接近，在圖3.66（a）電路的基礎上增加一個源極跟隨器，如圖3.66（b）所示。此時M2和M3的柵-源電壓應滿足什么關系才能保證使M1工作在飽和區(qū)？（a）（b）圖3.66解：（1）小信號電壓增益由下式給出（C1對地交流短路）因為QUOTEVout=VDD-VGS2，所以Vin最大允許直流電平為QUOTEVDD-（2）如果QUOTEVin=VDD，則圖中X點的電位是QUOTEVX=VDD-VGS3。要保證M1工作在飽和區(qū)，QUOTEVDD-VGS3-VTH1≤VDD3.12假設QUOTEγ≠0，，試推導圖3.67所示電路的小信號電壓增益。圖3.67解：（a）（b）首先畫出M1的戴維南等效電路，如圖（a）所示。M1在此處作為一個源極跟隨器。等效戴維南電壓為等效戴維南電阻為原電路等效為圖（b），可得增益為3.13圖3.68所示共柵放大器中，如果輸入電流源的等效電阻為Rin，試推導該電路的小信號增益和輸出電阻。圖3.68解：為了求出QUOTEVout/Iin，我們用戴維南等效代替Iin和Rin，可得電路的輸出電阻等于3.14試推導圖3.69所示PMOS源極跟隨器的小信號電壓增益、輸出電阻，以及輸入/輸出電壓范圍。圖3.69解：源極跟隨器的低頻小信號等效電路如下圖所示。M1的小信號等效電路中考慮了體效應的影響，電流鏡的等效電阻為M2的等效電阻rds2。源極跟隨器的小信號等效電路源極跟隨器小信號電壓增益為：QUOTEAV=VoutV輸出電阻為：QUOTERout=1gm1源極跟隨器的輸入電壓范圍是：，相應的輸出電壓范圍是：QUOTE|VGS1|≤Vout<3.15圖3.70所示電路中，假定，，，，V-1，V-1。管子都工作在飽和區(qū)，計算小信號電壓增益。圖3.70解：，3.16對于圖3.71所示共源放大器，假定，=0.7V，V-1，，，=3V。（1）如果M1工作在飽和區(qū)，而且，求電路的小信號電壓增益；（2）如果M1工作在線性區(qū)的邊緣，輸入電壓應為多少？并求此時的小信號電壓增益。圖3.71解：，-7.5在線性區(qū)邊緣有，，1.2V-83.17圖3.72所示電路中，假定CMOS管都工作在飽和區(qū)，且，QUOTEλ≠0，γ=0。試畫出各電路的低頻小信號等效電路，并求它們的小信號電壓增益。圖3.72（a）（b）（c）3.18圖3.73所示的共源共柵放大器中，假定輸入直流電壓大于M1的閾值電壓。試分析當偏置電壓從0到變化時，小信號電壓增益的變化趨勢，并畫出草圖。假設，QUOTEλ≠0，γ=0。圖3.73解：當Vb<Vth2時，M1和M2的電流都為0。不同的是，M1工作在深度線性區(qū)，M2工作在截止區(qū)。當Vb>Vth2時，有一個固定電流在電路中。M1工作在線性區(qū)，M2工作在飽和區(qū)。并且隨著的增大，的值也在增大，M1的漏源電壓增大，導致輸出阻抗增加，小信號電壓增益也增大。M1和M2都工作在飽和區(qū)，最大的小信號電壓增益在這個區(qū)域內(nèi)獲得。曲線有輕微的增加是因為隨著的值增大，M1的跨導增加。M2進入線性區(qū)。輸出阻抗的值也隨之降低，但是總大于。小信號增益隨輸出阻抗變化。3.19對于圖3.74所示PMOS放大管型套筒式共源共柵放大器，試分析該放大器的大信號特性、輸出擺幅以及小信號電壓增益等。圖3.743.20對于圖3.75所示折疊式共源共柵結(jié)構(gòu)，假定CMOS管均工作在飽和區(qū)，試推導該電路的輸出電阻，假設，QUOTEλ≠0，γ=0。圖3.753.21對于圖3.45所示PMOS輸入NMOS輸出的折疊式共源共柵放大器，試分析該放大器的大信號特性、輸出擺幅以及小信號電壓增益等。3.22試推導圖3.76所示各電路的小信號電壓增益，并分別給出低頻和高頻時的近似表達式。假定。圖3.76第4章習題4.1圖4.62所示差動放大器中，M1和M2的，，，。（1）如果輸入共模電壓=1.2V，求輸出電壓的擺幅；（2）求滿足上面條件的，如果，求此時的小信號電壓增益。假設，QUOTEλ≠0，γ=0。圖4.62解：（1）輸出電壓最大擺幅為：（2）為得到最大的輸出電壓擺幅有：，則所以4.2對于圖4.63所示差動放大器，在下列兩種情況下，試推導共模輸入-差動輸出時的小信號電壓增益。（1）M1和M2的特性完全對稱，但兩邊的負載電阻失配；（2）負載電阻對稱，但M1和M2的跨導失配。圖4.63解：（1）A（2）由式4.10,A4.3對于圖4.64所示二極管負載的差動放大器，若尾電流，，，，，且所有CMOS管的寬長比相同，。（1）求小信號電壓增益；（2）為了使，求偏置電壓的值；（3）如果尾電流上的電壓降至少為0.3V，求差動輸出電壓的擺幅。圖4.64解：（1）A（2）V(3)其中，，同理可求。所以差動輸出電壓的最大擺幅為0.64V。4.4對于圖4.65所示電流鏡負載的差動放大器，假設兩邊電路完全對稱，輸入共模電壓=1.5V。當從3V變化到0V時，請概略地畫出輸出電壓的變化曲線。假設=3V時，所有的器件都工作在飽和區(qū)。圖4.65解：由電路的對稱性可得，。隨著的下降，與也以近似為1的斜率下降。當與下降到低于1.5V-時，M1與M2進入線性區(qū)，只要M5仍飽和，漏電流將保持不變。以及與的進一步下降使得和增大，最終使M5進入線性區(qū)。此后，所有晶體管的偏置電流下降，使得的下降變緩慢。當<時，有=0。4.5對于圖4.66所示的普通兩級運算放大器，設電源電壓=5V，所有CMOS管的過驅(qū)動電壓||=0.3V，閾值電壓||=0.7V，試計算輸入共模電壓范圍和輸出電壓的擺幅。解：,即0.3+0.7+0.3<Vcm<5-(0.7+0.3)+0.7即1.3V<Vcm<4.7V圖4.66對于圖4.66所示的普通兩級運算放大器，試計算低頻時的小信號電壓增益。假定兩級放大器的偏置電流均為0.1mA，其它參數(shù)為：=134μA/V2，=38μA/V2，=0.1V-1，=0.2V-1，=100，=200。答案：54.6729.04.7對于圖4.66所示的普通兩級運算放大器，假定單位增益頻率=60MHz，且位于主極點頻率之后，其它零極點頻率之前。如果要求擺率=120V/μs，則輸入級的過驅(qū)動電壓應是多少？若輸入級的偏置電流μA，是多少？4.8考察圖4.24及圖4.26（交流小信號模型）所示的兩級運算放大器。假設mA/V，mA/V，KΩ，KΩ，，pF。（1）求相位補償（加入）后的第一個非主極點的頻率。（2）為了消除由補償電容所形成的右半平面的零點，串聯(lián)一個補償電阻（如圖4.17所示）使該零點移至無窮大處，計算的值。（3）利用（2）中右半平面零點的消除結(jié)果，若要求相位裕度為，單位增益頻率盡量大，計算的值和主極點頻率。答案：(1)(2)(3)900若要單位增益帶寬盡量大，必須使第二個極點位于單位增益頻率之后，也就是說：，那么=0.5773，那么，，4.9對于圖4.34所示電路，若5pF，50fF，mA/V，試估算源極跟隨器加入前后右半平面零點的變化情況。答案：定義第一級放大器的輸出結(jié)點為V1，源極跟隨器加入前有：源極跟隨器加入后有通過加入源極跟隨器，使零點移至12Grad/s，在很大頻域內(nèi)，可以不考慮其對放大器的影響了。4.10考慮圖4.67所示放大器，其中μm，mA，=134μA/V2，=0.1V-1，=0.2V-1。（1）假設=0.5pF，估算結(jié)點X、Y處的極點頻率，并通過估算的極點寫出電壓傳輸函數(shù)=/。（2）計算放大器的相位裕度。（3）如果=0.5pF，若要求相位裕度至少為60°，則的最大允許值為多少？圖4.67(1)rad/s（，）rad/s（）(2)首先判斷與單位增益頻率的關系所以在單位增益頻率外那么從到單位增益頻率，增益下降的速度為20dB/dec所以：(3)4.11假定一個兩級運放的開環(huán)電壓增益（傳輸函數(shù)）為：（1）若該兩級運放構(gòu)成一個單位負反饋閉環(huán)系統(tǒng)，求該閉環(huán)系統(tǒng)的電壓傳輸函數(shù)=/。（2）求該閉環(huán)系統(tǒng)的兩個主極點。假定這兩個極點相距較遠，即。答案：(1)(2)4.12設計圖4.66所示的普通兩級運算放大器。已知參數(shù)為：，，(W/L)8=5μm/1μm，=0.2V，==0.1V-1，=5V，=50μA，=100μA，選擇所有CMOS器件的L尺寸為1μm。確定每一個CMOS管的寬長比，使低頻電壓增益達到700。設計適當?shù)拿芾昭a償電容，使增益帶寬乘積達到1MHz。設計以消除補償電容引入的右半平面零點。此運放的擺率為多少？答案：(1)為使電路面積最小，所有晶體管的L都取。那么，100，可令根據(jù)，可以獲得兩管的尺寸(2)第二級增益那么加入補償電容后的主極點為令(3)，可以使密勒補償引入的零點移至無窮遠處。(4)4.13設計圖4.66所示的普通兩級運算放大器。假定VDD=3.3V,VTHN=|VTHP|=0.72V，μnCox=151μA/V2,μpCox=54.2μA/V2,λp=0.05V-1,λn=0.04V-1。假設管子的柵長均為1um,且M1與M2對稱，M3與M4對稱。要求運算放大器的性能指標滿足下列條件：直流或低頻時的小信號差模電壓增益:Avd>4000V/V（72dB）輸入共模電壓范圍：Vcm,min=1V，Vcm,max=2.5V輸出電壓擺幅：0.5V≤Vout≤2.5V單位增益頻率ωta=6.28×107rad/s(fta=10MHz)相位裕度PM=60°擺率SR=15V/μs靜態(tài)功耗P≤2mW假設負載電容CL=10pF，且將右半平面的零點ωZ外推至5ωta，完成以上電路設計和仿真。假設負載電容CL=1pF，且將右半平面的零點ωZ外推至5ωta，完成以上電路設計和仿真。假設負載電容CL=1pF，且采?。–c+Rc）的方法消除右半平面的零點，重新完成以上電路設計和仿真。假設負載電容CL=50pF，采用輸出端串聯(lián)電阻的零點補償法（Rf=3KΩ），重新完成以上電路設計和仿真。第5章習題5.1考察圖5.4所示運算放大器，試推導該放大器的低頻小信號電壓增益。各管子的參數(shù)可用和表示（i=1~13）。答案：5.2圖5.40所示的差動輸入-單端輸出放大器中，采用自偏置共源共柵電流鏡（M3~M6和R）作為放大器的有源負載。假定左右兩邊的CMOS管特性和尺寸完全對稱，試分析該放大器的小信號電壓增益（Avd）以及輸入共模電壓（Vcm）的范圍。圖5.40參考答案：5.3圖5.4所示運算放大器中主要包含哪些極點，請粗略估計這些極點的位置關系，并畫出極點位置的草圖。假定所有CMOS器件被設計成具有相同的過驅(qū)動電壓，源極跟隨器的偏置電流與差分對的偏置電流相同。參考答案：Vout和Vout1兩個結(jié)點由于具有較大的輸出阻抗和對地電容，其對應的極點距離原點最近，其中Vout1具有大得多的輸出阻抗。認為Vout1處為系統(tǒng)提供主極點，Vout處為系統(tǒng)提供第一個非主極點。a，b兩點的極點重合。在同樣過驅(qū)動電壓的情況下，M8的跨導與M4相同，但M6的管子的寬度較M4要大，所以認為e點的對地電容要比b大，因此考慮。c，d兩點具有較大的結(jié)點電容，考慮c，d處的極點要比a，b，e小。相比而言，d點的電容要大于c，所以由于源跟隨器的偏置電流比差分對單一支路的偏置電流要大一倍，可以認為M11的跨導較大而f點的對地電容與c，d點相當，可以認為。畫出各極點關系為（本題目在于使讀者掌握極點分布的規(guī)律，實際的極點位置，必須通過嚴格的計算或仿真得到）。5.4圖5.41是一種基于共源共柵結(jié)構(gòu)的改進型電路（增益增強型電路），這種結(jié)構(gòu)在M2的柵-源極之間加入了負反饋運算放大器，以提高輸出電阻。假定M1的參數(shù)為：=100μA/V，=40KΩ，M2的參數(shù)為：=80μA/V，=60KΩ，負反饋運算放大器的增益為A=-80。試計算輸出電阻，比普通的共源共柵結(jié)構(gòu)提高了多少？計算時可忽略體效應。圖5.41參考答案：假設在輸出端加上電壓則流過兩個管子的電流為那么，與普通的共源共柵結(jié)構(gòu)相比，約提高了80倍。5.5考察圖5.14所示軌對軌運算放大器，若PMOS輸入級和NMOS輸入級具有相同的偏置尾電流，即，負載電容=10pF，=0.1V-1，=0.2V-1，。（1）如果要獲得的擺率，偏置電流應為多少?（2）若要使PMOS輸入級與NMOS輸入級具有相同的跨導，兩個輸入級的管子寬長比應滿足什么關系?（3）如果M1~M4的過驅(qū)動電壓為0.1V，其它管子的過驅(qū)動電壓為0.4V，M5和M6的偏置電流也為，計算放大器的低頻電壓增益。假定PMOS和NMOS輸入級都工作在飽和區(qū)。答案：(1)(2)對于NMOS，對于PMOS，，令(3)5.6圖5.42所示的差動輸入-差動輸出折疊式共源共柵放大器中，加入了CMFB電路來控制輸出共模電平的變化。圖5.42（1）求Vout,CM的值（用Vout1和Vout2表示）。（2）若共模反饋放大器是采用電流鏡負載的差動放大器，那么輸入級應該采用PMOS還是NMOS差動對，其原因是什么？（3）計算CMFB電路的環(huán)路增益。假定共模反饋放大器的增益為A，各管子的跨導和輸出電阻可分別用和表示（i=1~10）。答案：(1)(2)應采用PMOS，這樣一來A的輸出共模電壓就會小于Vout1和Vout2的共模，這樣的電平才適合作為M9和M10的柵極偏置，保證這兩個管子的過驅(qū)動電壓不會很大。(3)將Vb4視為輸入端，放大器A左側(cè)的電路可看作共源共柵放大器。5.7圖5.43所示為運算放大器的輸出級電路，為了給負載提供足夠的驅(qū)動電流，輸出驅(qū)動管M1通常具有較大的寬長比。假定，，。（1）當負載電流為零（靜態(tài)）時，若使輸出驅(qū)動管M1工作在飽和區(qū)，求M2的寬長比，此時輸出級的靜態(tài)功耗為多少？假定M1的過驅(qū)動電壓為1V，其它器件的過驅(qū)動電壓為0.2V。（2）為了降低靜態(tài)功耗，可以使輸出驅(qū)動管M1在靜態(tài)時工作在臨界亞閾值區(qū)（漏極電流密度=時，認為器件工作在臨界亞閾值區(qū)，此時），試確定此時M2的寬長比，并重新計算輸出級的靜態(tài)功耗。圖5.43參考答案：（1）功率管尺寸很大，若使其工作在飽和區(qū)將必須用到很大的偏置電流，這個管子的尺寸非常大。靜態(tài)功耗：(2)此時對于M1，每微米的W寬度流過1微安的電流，可以認為其處于臨界亞閾值狀態(tài)。此時，靜態(tài)功耗為?？梢娕R界亞閾值偏置狀態(tài)下的功率管可以大大節(jié)省靜態(tài)功耗。5.8設計圖5.1所示的套筒式共源共柵運算放大器。假定VDD=3.3V,CL=5pF，VTHN=|VTHP|=0.7V，μnCox=150μA/V2，μpCox=55μA/V2，λp=0.05V-1，λn=0.04V-1。要求運算放大器的性能指標滿足下列條件（放大器的其它指標請讀者自定）：直流或低頻時的小信號差模電壓增益Avd>80dB輸入共模電壓范圍：1.0V≤Vcm≤2.5V輸出電壓擺幅：0.7V≤Vout≤2.6V擺率SR=10V/μs5.9設計圖5.5所示的折疊式共源共柵運算放大器（NMOS輸入）。設計條件與設計指標與題5.8相同。5.10設計圖5.44所示的折疊式共源共柵運算放大器（PMOS輸入）。設計條件與設計指標與題5.8相同。圖5.445.11設計圖5.14所示的差動輸入-單端輸出軌對軌折疊式共源共柵運算放大器。其中，ISS1=ISS2，輸入共模電壓范圍：0~VDD，輸出電壓擺幅：0.6V≤Vout≤2.6V。其余設計條件與設計指標與題5.8相同。6.1圖6.39（a）、（b）、（c）、（d）為比較器的輸入-輸出關系曲線，如果比較器的輸入-輸出關系取反，試畫出此時的輸入-輸出關系曲線。圖6.39參考答案：6.2對于圖6.40所示比較器，假定M5的直流電流為100μA，W6/L6=5(W4/L4)，W8/L8=5(W3/L3)，且CL=10pF，VDD=4V，求比較器的傳輸時延。這里假設比較器的輸入信號幅度足夠大，導致比較器出現(xiàn)“轉(zhuǎn)換”現(xiàn)象，即時延由擺率SR決定。圖6.40解：當該比較器處于靜態(tài)工作時，M6和M7管的靜態(tài)偏置電流為：當該比較器工作在大信號擺幅的情況下，最大的source電流為：最大的sink電流為：當給Vin的正端加一個正向的大信號時，M6導通，M7截止，此時對電容CL進行充電，電容可以充電到VDD，此時的輸出電壓：即當給Vin正端加一個負向的大信號時，此時M7導通，M6截止，此時電容CL進行放電，電容放電到0V，此時的輸出電壓：即該比較器的傳輸延時為：6.3對于圖6.30所示外部正反饋遲滯比較器（反向輸入），試推導該比較器的正、負遲滯電壓。6.4對于圖6.31所示外部正反饋遲滯比較器（同向輸入，且遲滯曲線發(fā)生位移），試推導該比較器的正、負遲滯電壓以及電壓位移量。6.5對于圖6.41所示的外部正反饋遲滯比較器，假定VOH=2V，VOL=-2V，上轉(zhuǎn)折點為1V，下轉(zhuǎn)折點為0V。求電阻R1和R2之間的關系以及參考電壓VREF。圖6.41解：上部（向下）翻轉(zhuǎn)點：下部（向上）翻轉(zhuǎn)點：解得：6.6設計圖6.8所示的由三級開環(huán)運放構(gòu)成的比較器。要求小信號差模電壓增益Avd>80dB，其它參數(shù)自定。CMOS管的參數(shù)為：μnCox=151μA/V2，μpCox=54μA/V2，VTHN,P=±0.70V。6.7設計圖6.42所示的輸入級為NMOS管的內(nèi)部正反饋遲滯比較器。假定電流I5=5μA，要求VTRP+>0.1V，VTRP-<-0.1V，小信號差模電壓增益Avd>60dB，其它參數(shù)自定。CMOS管的參數(shù)與題6.6相同。圖6.42(解：（1）假定M1的柵極接0電位，M2的柵極電位遠小于0，則M1、M3導通，M6工作在深度線性區(qū)，而M2、M4、M7截止，此時輸出VO2為高電平；隨著Vin增加，M2逐漸導通，i2逐漸增大，最后M2完全導通，當i2=i6時，正遲滯（翻轉(zhuǎn)）點發(fā)生。由于則有：可得：可得：由于M1和M2工作在飽和區(qū)，i1和i2為：假設M1和M2的尺寸和特性對稱，即則VTRP+可表示為：將代入上式（2）假定M1的柵極接0電位，M2的柵極電位遠大于0，則M2、M4導通，M7工作在深度線性區(qū)，而M1、M3、M6截止，此時輸出VO1為高電平；隨著Vin減小，M1逐漸導通，i1逐漸增大，最后M1完全導通，當i1=i7時，負遲滯（翻轉(zhuǎn)）點發(fā)生。由于則有：可得：可得：由于M1和M2工作在飽和區(qū)，i1和i2為：假設M1和M2的尺寸和特性對稱，即則VTRP+可表示為：將代入上式（3）根據(jù)題目要求，電流i5=5uA，要求VTRP+>0.1V，VTRP-<-0.1V，代入得取L=1um，W=2um解得：α=5代入得：上述結(jié)果滿足題意要求。則該比較器各晶體管的參數(shù)為：晶體管溝道長度(um)寬長比fingermultiplierM1,212:111M3,412:111M6,7110:111M5,822:111偏置電流源I5=5uA6.8設計圖6.43所示的輸入級為PMOS管的內(nèi)部正反饋遲滯比較器。假定電流I17=5μA，其余設計條件和參數(shù)與題6.4相同。圖6.43第7章習題7.1設計一個如圖7.23所示的電阻分壓電路，=5V，要求基準電壓為1V，為3V，流過電阻的電流為2μA。若R3的方塊電阻值工藝偏差為10%，求出此時各個基準電壓的實際值，并考察電阻偏差對基準電壓精度的影響。圖7.23解：由流過電阻的電流為2μA，VDD為5V，可得電阻串的總電阻值為：5V/2μA=2.5MΩ根據(jù)分壓比例可求得R3=2.5×1/5=500KΩR2=2.5×3/5-R3=1MΩR1=1MΩR3工藝偏差在10%時，重新計算分壓比例可得：，，可見，電阻偏差對基準電壓影響較大。7.2試設計圖7.1（b）所示電阻-MOS管型分壓器。假定=5V，要求基準電壓為1V，流過電阻的電流為2μA，=0.7V，。求電阻R和MOS管的寬長比的值（忽略溝道長度調(diào)制效應，=0）。解：R=4V/2μA=2MΩ7.3試設計圖7.1（c）所示MOS管型分壓器。=0.7V，，其余參數(shù)與習題7.2相同。求和的值（=0）。解：由式5.8可分別求得7.4圖7.24所示電路為改進型MOS管分壓器。=5V，若要求基準電壓=1V，=3V，流過電流為2μA，試求M1、M2和M3的寬長比。假定=110，=50，閾值電壓均為0.7V，=0。圖7.24解：由=1V，可求得：同理，可求得：7.5圖7.25是一種以閾值電壓為基準的自偏置電流源，試推導輸出電流的表達式，并估算的值。忽略CMOS的二級效應，取和分別為110和50，閾值電壓均為0.7V。圖7.25由圖可知，，所以M1必然處于飽和區(qū)。由，且，得由以上公式可見，電流I與電源電壓無關，可估算為。代入值得，。7.6圖7.26是在圖7.25的基礎上附加了啟動電路M6~M9，試分析該啟動電路的工作原理。若要求電流源正常工作時啟動電路最大消耗電流為1μA，試求M6~M8的寬長比。計算時可忽略CMOS的二級效應，并取和分別為110和50，閾值電壓均為0.7V。圖7.26解：電路上電后，M6導通，M9導通，從而將M2的柵極電壓拉至較高電位。當M2的柵極電壓上升到兩個閾值電壓時，基準電路開始工作，電流逐漸增加。電路啟動起來后，M9自動關閉（M2的柵極電壓上升，M9的Vgs減?。挥绊懟鶞孰娐饭ぷ?。分析可知，M6，M7和M8在電路正常工作時仍導通消耗電流（都工作在飽和區(qū)）。由飽和區(qū)電流公式：，其中ID為1μA，可分別求得M6~M8的尺寸：假設將電源電壓平均分為三份，即。7.7對于圖7.2所示具有自偏置結(jié)構(gòu)的MOS管型基準源，若電阻R的值出現(xiàn)工藝偏差，試分析其對基準電流的影響。另外，分析CMOS管的二級效應對基準電流的影響。解：（7.14）由式7.14可知，基準電流與R的平方成反比，因此，電阻絕對值出現(xiàn)較大波動時，將嚴重影響基準電流及其溫度系數(shù)。所以，應用時，通常選用較為準確的電阻類型來實現(xiàn)。溝道長度調(diào)制效應會使兩路電流不能完全一致，從而對基準造成偏差。M2存在體效應，其閾值電壓會增大，因此所選用的K值應相應增大。7.8圖7.27是在圖7.5（b）的基礎上附加了啟動電路M11~M15，試分析該啟動電路的工作原理。圖7.27解：剛上電時，因為M14和M15為常導通（工作在線性區(qū)，相當于大電阻），使得M12和M13導通（M12和M13的Vgs電壓較大），從而將共源共柵的PMOS柵電位拉低，電流開始增加，基準電路開始工作。當回路中電流越來越大時，由于M11的W/L值較大，而M14和M15為長MOS管（W/L值較小），迫使M11工作在深度線性區(qū)（Vds,M11接近0），使得M12、M13柵電壓降低（小于閾值電壓），而從關閉啟動電路。因為M11、M14和M15一直導通，所以必須降低其電流消耗！7.9對于圖7.28所示基準電流源，設M3和M4的尺寸相同，M1和M2的W/L之比為K:1。1）試推導輸出電流的表達式；2）為了保證M2工作在飽和區(qū)，電阻R的取值是多少？3）與圖7.2所示電路相比較，該電路的優(yōu)點是什么？圖7.28解：1）設流過M2的電流為I，則：由式（7.14）及7.1.2小節(jié)的分析可得，所以，2）對于M2管，為了使其工作在飽和區(qū)，要求：Vds2>Vgs2-VTH2，而由圖7.28可知，Vds2=Vgs2-IR，因此，需滿足Vgs2-IR>Vgs2-VTH2，即。3）此電路和圖7.2電路的基準電流表達式相同。但該電路消除了M2管的體效應。7.10推導圖7.6（a）和（b）所示電路中的基準電流。7.11參照圖7.8（b）和圖7.9（b），分別設計一個CTAT和PTAT基準電流源電路，要求基準電流=10μA。假設=5×10-15A，=26mV，PTAT中N=8。解：兩電路均取，。由式（7.33）可得，CTAT中，。由式（7.38）可得，PTAT中，與CTAT相比，PTAT中的電阻值較大。7.12求圖7.29所示電路中的值及其溫度系數(shù)。圖7.29解：忽略基極電流，溫度系數(shù)為：，只和溫度有關。7.13若考慮圖7.30中運放的失調(diào)電壓，試分析其對基準電壓的影響。圖7.30參考答案：若不為零，則失調(diào)電壓被放大了。所以必須改進電路以減小其影響。7.14試推導圖7.31所示電路的輸出電壓，調(diào)節(jié)m時，輸出電壓的幅值與溫度系數(shù)如何變化？圖中，M1和M2對稱，M3的寬長比是M1的m倍。Q2和Q3對稱，Q1的發(fā)射區(qū)面積是Q2的n倍。假設運放的增益A是無窮大。圖7.31解：電路中，M1、M2和M3組成電流鏡，并且有。運放Amp使A、B的電位相同，VA=ＶB。從而電阻R1上的壓降就等于Q1和Q2基極發(fā)射極電壓之差。而M1、M2和M3上的漏極電流分別為和。I3通過電阻R2產(chǎn)生的電壓加到Q3的VBE上，從而獲得輸出基準電壓VREF：V由上式可知，當R1和R2固定，通過調(diào)節(jié)M3的m值，便可以獲得不同的的溫度系數(shù)，而且MOS管實現(xiàn)起來更為容易，占據(jù)較小的芯片面積，并且容易實現(xiàn)較大的調(diào)節(jié)范圍，同時該結(jié)構(gòu)具有更小的輸出噪聲。同樣，要獲得溫度系數(shù)TC=1mv/oC，如果n=7，m取3，需要R1和R2的比值僅為5，同時比調(diào)節(jié)電阻的電路還另外節(jié)省了一個R1大小的電阻。7.15試推導圖7.32所示電路的偏置電流Iout。圖7.32解：對于M2，對于M1，第8章習題8.1求圖8.27所示電路的等效輸入噪聲電壓?？珊雎訡MOS的二級效應（即假定）。（a）（b）圖8.27解：（a），（b）8.2假定，分別求圖8.28（a）和（b）電路的等效輸入噪聲電壓，對于圖8.28（a），假設。(a)(b)圖8.28解：1．2.8.3假定，求圖8.29中套筒式共源共柵運算放大器的等效輸入噪聲電壓。圖8.29解：從共源共柵結(jié)構(gòu)放大器等效輸入噪聲分析可知，不考慮溝道長度調(diào)制效應情況下，共源共柵器件的噪聲可以忽略。所以，上圖中M3-M6的噪聲不用考慮，我們只用計算M1-M2、M7-M8噪聲即可。8.4圖8.30所示為兩級差動運算放大器。假設所有管子均工作在飽和區(qū)，而且，，，。如果工作溫度為30℃，，熱噪聲系數(shù)=2/3。試計算該放大器的等效輸入熱噪聲電壓。圖8.30解：首先計算第一級的小信號增益以M5的柵極為參考的M5和M7的噪聲等于當參考主要輸入時，該值除以，得M1和M3產(chǎn)生的輸入?yún)⒖荚肼暈橐虼耍偟妮斎雲(yún)⒖荚肼暤扔谏鲜街械囊蜃?是由于電路中奇數(shù)晶體管和偶數(shù)晶體管產(chǎn)生的噪聲都要計算，該值對應的輸入噪聲電壓是。8.5對于圖8.31所示電路，計算頻帶（fL,fH）內(nèi)的總輸出熱噪聲和1f噪聲。假定λ≠0圖8.31解：8.6在圖8.32所示的共源放大器中，假定，熱噪聲系數(shù)γ=2/3。如果M2對等效輸入熱噪聲電壓（不是電壓的平方）的貢獻是M1的1/5，則放大器的最大輸出電壓擺幅是多少？圖8.328.7對于圖8.33所示共源放大器，假定忽略溝道長度調(diào)制效應。（1）計算等效輸入熱噪聲電壓；（2）對于給定的偏置電流和輸出電壓擺幅，為了使等效輸入熱噪聲電壓最小，R的值應為多少？圖8.33根據(jù)第一問結(jié)果，R越大越好。注：理想電流源與電阻并聯(lián)是一個典型的實際電流源，可以轉(zhuǎn)換為成一個實際電壓源，其電壓源的電壓等于電流源電流乘以所并聯(lián)的電阻，原并聯(lián)的電阻改為串聯(lián)，成為電壓源的內(nèi)阻。8.8對于圖8.34所示共柵放大器，不考慮M0產(chǎn)生的噪聲（即噪聲被C0短路到地），為了使等效輸入熱噪聲電壓為，試確定管子M1的寬長比（W1/L1）以及Vb和RD的值。這里假定：VDD=3V，溫度T=30℃，熱噪聲系數(shù)γ=2/3，M1和M2的寬長比相同，，ID1=ID2=1mA。圖8.349.1圖9.40為由4級放大器構(gòu)成的環(huán)形振蕩器，假定每級的增益均相同、且可表示為A(s)=-A0/(1+s/ω0)。為了使電路發(fā)生振蕩，每級放大器所需的最小電壓增益A0是多少？每級放大器的信號相移是多少？圖9.40解：4級放大器的總增益為：為了能讓電路振蕩，每級提供的頻率相移必須滿足：此時的頻率由從而可以得出最小電壓增益為也就是說,，每級的相移45°9.2考慮圖9.41所示的鎖相環(huán)，一個外部電壓Vex（a）如果環(huán)路鎖定、且Vex=V（b）假設Vex在t=t1時刻從V圖9.41解：（a）如果環(huán)路鎖定，則有：則且（b）當Vex從V1階躍到壓控振蕩器的頻率變?yōu)椋河捎赩LPF不能立即變化，所以鑒相器開始輸出漸寬的脈沖，VLPF電壓升高，輸出頻率ωout9.3對于圖9.42所示的鑒頻鑒相器電路，試確定QB窄復位信號的脈沖寬度。忽略扇入扇出影響，假定與非門、或非門和反相器的延時分別為tnand、tnor和tinv。鑒頻鑒相器的結(jié)構(gòu)波形圖（c）鑒頻鑒相器的一種電路實現(xiàn)方式圖9.42解：如果電路的初始狀態(tài)是A=1，QA=1，QB=0，B的上升使得QB上升為高，QB的變化依次傳遞給了Reset、E和F，C和D，最后到QA和QB。因此，QB的窄脈沖寬度約為。9.4圖9.43為振蕩器的某一級，假定，MOS管工作于深度線性區(qū)，試確定最大允許的Vcont值。圖9.43解：要使該振蕩器正常工作，M3和M4必須位于深線性區(qū)，即如果M3、M4不位于深線性區(qū)乃至進入飽和區(qū)，那么每一級電路就需要共模反饋來產(chǎn)生在共模電平附近的輸出擺幅。如果該環(huán)形振蕩器每一級開關都完整切換，那么M3、M4的最大漏電流就等于ISS，為滿足上述條件，則即可得：9.5在圖9.44電路中，QA和QB的波形如圖9.44（b）所示，且當QA（QB）為高電平時，開關S1（S2）接到“2”端，否則接到“1”端。如果I1=I2，QB的窄脈沖對輸出電壓Vout的影響是什么？畫出Vout的波形。圖9.44解：因為QA和QB有一段時間同時為高，所以電荷泵向電容傳送的電流會受影響。I1=I2，在窄脈沖復位期間，流過S1的電流完全流過S2，沒有電流對電容充電，所以Vout保持不變。第10章習題10.1若一個3-bitADC的積分非線性誤差（INL）被限制在±1LSB以內(nèi)，畫出其可能的輸入-輸出特性曲線。這種情況下，可能的最大微分非線性誤差（DNL）為多少？答案：當INL被限制在±1LSB以內(nèi)時，其輸入-輸出特性曲線如下圖所示，綠色加粗線即為ADC的實際特性曲線，最大DNL=±2LSB。10.2一個3-bitADC的輸入-輸出特性曲線如圖10.76所示。1）求該ADC的±INL和±DNL；2）該ADC是否單調(diào)？圖10.76答案：微分非線性（DNL）是在垂直跨度上測量的相鄰電平的差的度量，積分非線性（INL）是實際的有限精度特性和理想的有限精度特性在垂直方向上的最大差值。（1）該ADC的靜態(tài)特性為：+INL=2LSB、?INL=?1LSB、+DNL=+1LSB、?DNL=?2LSB（2）該ADC不單調(diào)。10.3圖10.77中顯示了N-bit并行式ADC中的兩個比較器，比較器1和比較器2的失調(diào)電壓分別記為VOS1和VOS2。圖中還給出了ADC的部分理想轉(zhuǎn)換函數(shù)。（1）比較器失調(diào)何時會引起誤碼？用VOS1、VOS2、N和VREF來表示這個條件；（2）假設所有失調(diào)完全相同，用VOS1(=VOS2)、N和VREF來表示INL的值；（3）用VOS1、VOS2、N和VREF來表示DNL。圖10.77答案：（1）當Vin(2)>VR2-VOS2時，比較器2由0變?yōu)?；當Vin(1)>VR1-VOS1時，比較器1由0變?yōu)?。如果Vin(2)<Vin(1)，那么將出現(xiàn)誤碼，因此，由VR2-VOS2<V