集成電路EDA軟件概述

人類社會已進(jìn)入到高度興旺的信息化社會，信息社會進(jìn)展EDA成的電子CAD通用軟件包，主要能關(guān)心進(jìn)展三方面的設(shè)計(jì)工作：IC,PCBEDAEDA求。EDA技術(shù)是指立足于計(jì)算機(jī)工作平臺而開發(fā)出來的一整套計(jì)數(shù)、譯碼器、加法器等，稱為規(guī)律功能部件；把由規(guī)律功能部件組成的能實(shí)現(xiàn)簡單能的數(shù)字電路稱為數(shù)字系統(tǒng)。EDACADEDACAD是指以計(jì)算機(jī)為工作平臺，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最成果，進(jìn)展電子產(chǎn)品的自動設(shè)計(jì)?，F(xiàn)在對EDAEDA應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能測試及特性分析直到飛行模擬，都可能涉及到EDAEDA電子電路設(shè)計(jì)、PCBICEDA設(shè)計(jì)可分為系統(tǒng)級、電路級和物理實(shí)現(xiàn)級。EDAEDAEWBPSPICEOrCADPCADProtelViewLogicMentorGraphics、、Cadence、MicroSimPCBPCBICPLDEDA在計(jì)算機(jī)技術(shù)的推動下，20世紀(jì)末，電子技術(shù)獲得術(shù)的進(jìn)展上。表征半導(dǎo)體工藝水平的線寬已經(jīng)到達(dá)60nm和超高速的方向進(jìn)展；專用集成電路ASICSOC和優(yōu)化為了能更好地支持自頂向下的設(shè)計(jì)方法，現(xiàn)代的EDA計(jì)的周期，提高了設(shè)計(jì)效率。3〕開放性和標(biāo)準(zhǔn)化現(xiàn)代EDA工具普遍承受標(biāo)準(zhǔn)化和開放性框架構(gòu)造，任何一個(gè)EDA可以接納其它廠商的EDA可以實(shí)現(xiàn)各種EDAEDA有效提高了設(shè)計(jì)者的工作效率和設(shè)計(jì)敏捷性了便利。1.2EDAASICASICEDA技術(shù)指標(biāo)具體實(shí)現(xiàn)的硬件實(shí)體。ASIC：具有特地用途和特定功能的獨(dú)立集成電路器件，可以通過三種途徑來完成：1.2.ASIC3.混合ASIC1FPGA和CPLD發(fā)流程和使用方法與ASIC常也被稱為可編程專用ICASIC2.半定制或全定制ASIC統(tǒng)ASICASICASIC〔1〕門陣列ASIC列芯片包括預(yù)定制的相連的PMOSNMOSEDAHDL列ASIC〔2〕標(biāo)準(zhǔn)單元ASIC目前大局部ASIC使用庫〔Library〕中的不同大小的標(biāo)準(zhǔn)單元設(shè)計(jì)的，這類芯片一般稱作基于單元的集成電路的規(guī)律元件，并包含每個(gè)規(guī)律單元在硅片級的完整布局，使用者只需利用EDAEDA生的網(wǎng)表文件將單元布局塊“粘貼”到芯片布局之上的單元行上即可?！?〕全定制芯片在全定制芯片中，在有完全的掌握權(quán)，如線的間隔和晶體管大小確實(shí)定。3.ASICFPGA模塊，如CPU、RAM、ROM、硬件加法器、乘法器、鎖相環(huán)等。Xilinx、AtmelAlteraVirtex-4StratixIISoC和SoPC1.3EDAIC超大規(guī)模集成電路的集0.1390nm已走向成熟，使芯片上完成系統(tǒng)級的集成成為可能。2〕EDAIPEDA計(jì)算機(jī)硬件平臺性能大SoCHDL簡單的系統(tǒng)級的抽象描述。趨勢：開發(fā)系統(tǒng)級的設(shè)計(jì)語言。成果：SystemC、Systemverilog仿真工具，可以在同一個(gè)開發(fā)平臺上完成高級語言與標(biāo)準(zhǔn)HDLASIC和FPGAASIC：優(yōu)點(diǎn)：芯片尺寸小、功能強(qiáng)大、耗電低，缺點(diǎn)：設(shè)計(jì)簡單，有批量生產(chǎn)要求；PLD：優(yōu)點(diǎn)：開發(fā)費(fèi)用低廉、能在現(xiàn)場取長補(bǔ)短。如將PLD隨著集成技術(shù)的不斷進(jìn)展和集成度的提高303的比較和修改才能得到正確的設(shè)計(jì)才覺察設(shè)計(jì)錯(cuò)誤，需要返工修改，代價(jià)昂貴。computer-aideddesign1.2070計(jì)自動化系統(tǒng)，稱為CAD構(gòu)成了較完整的設(shè)計(jì)系統(tǒng)，保證了投片流水的一次成功率。缺點(diǎn)：在全都性檢查和后模擬設(shè)計(jì)最終階段，一旦覺察錯(cuò)誤還需要修改幅員或修改電路價(jià)。computer-aidedengineering2.2080的其次代設(shè)計(jì)自動化系統(tǒng)，稱為CAEHDL的時(shí)間。ElectronicDesignAutomatic2090件描述語言進(jìn)展設(shè)計(jì)承受硬件描述語言進(jìn)展電路與系統(tǒng)的描述是當(dāng)前EDA能夠使設(shè)計(jì)者在