高二物理競(jìng)賽課件組合邏輯電路設(shè)計(jì)

組合邏輯電路設(shè)計(jì)任務(wù)要求最簡(jiǎn)單的邏輯電路1.指定實(shí)際問題的邏輯含義（設(shè)變量），列出真值表，進(jìn)而寫出邏輯表達(dá)式。2.用邏輯代數(shù)或卡諾圖對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。（不一定是最簡(jiǎn)式）器件數(shù)目和種類少。3.用某種基本電路，畫出實(shí)際的邏輯電路圖。設(shè)計(jì)步驟：組合邏輯電路設(shè)計(jì)已知求例1：設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。1.首先指明邏輯符號(hào)取“0”、“1”的含義。三個(gè)按鍵A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出量為F，多數(shù)贊成時(shí)是“1”，否則是“0”。2.根據(jù)題意列出邏輯真值表。邏輯真值表3.畫出卡諾圖：4.根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF空腳處理方法（3）功耗特性

集成電路的功耗和集成度密切相關(guān)。功耗大的器件集成度不能很高，否則，器件因無法散熱而容易燒毀。

當(dāng)輸出端空載、門電路輸出低電平時(shí)，電路的功耗稱為空載導(dǎo)通功耗?？蛰d功耗還和工作頻率有關(guān)，頻率越高，空載功耗越大。

（4）空腳處理

為了保證電路工作的可靠性，未使用的輸入端引腳應(yīng)當(dāng)連接到一個(gè)國(guó)定的邏輯電平（高或低）。2）集成電路的使用特性

（1）負(fù)載能力：一個(gè)門的輸出端所能連接的下一個(gè)邏輯門輸入端的節(jié)點(diǎn)個(gè)數(shù)，稱為該邏輯門的扇出。

（2）延遲特性：平均傳輸延遲時(shí)間是反映門電路工作速度的一個(gè)重要參數(shù)。以與非門為例：&&&&ABCF若用與非門實(shí)現(xiàn)P108例3.4.1----簡(jiǎn)化真值表3.5組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)1、產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因在組合電路中，當(dāng)輸入信號(hào)的狀態(tài)改變時(shí)，輸出端可能會(huì)出現(xiàn)不正常的干擾信號(hào)，使電路產(chǎn)生錯(cuò)誤的輸出，這種現(xiàn)象稱為競(jìng)爭(zhēng)冒險(xiǎn)。產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因：主要是門電路的延遲時(shí)間產(chǎn)生的。干擾信號(hào)消去競(jìng)爭(zhēng)冒險(xiǎn)的方法發(fā)現(xiàn)并消去互補(bǔ)變量。P115增加乘積項(xiàng)輸出端并聯(lián)電容器。P115增加乘積項(xiàng)有圈相切，則有競(jìng)爭(zhēng)冒險(xiǎn)增加冗余項(xiàng)，消除競(jìng)爭(zhēng)冒險(xiǎn)本節(jié)小結(jié)①組合電路的特點(diǎn)：在任何時(shí)刻的輸出只取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來所處的狀態(tài)無關(guān)。實(shí)現(xiàn)組合電路的基礎(chǔ)是邏輯代數(shù)和門電路。②組合電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖等5種方法來描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。③組合電路的分析步驟：邏輯圖→寫出邏輯表達(dá)式→邏輯表達(dá)式化簡(jiǎn)→列出真值表→邏輯功能描述。④組合電路的設(shè)計(jì)步驟：列出真值表→寫出邏輯表達(dá)式或