可編程器件概述課件

電子科技大學(xué)電子實(shí)驗(yàn)中心

陳學(xué)英

—可編程器件的開發(fā)與應(yīng)用

國家級骨干教師培訓(xùn)1教學(xué)內(nèi)容可編程設(shè)計簡介開發(fā)平臺簡介軟件使用VHDL語言簡介FPGA設(shè)計實(shí)驗(yàn)2參考資料

《數(shù)字系統(tǒng)設(shè)計與VHDL》

王金明周順編著，電子工業(yè)出版社

《XilinxFPGA設(shè)計基礎(chǔ)》

李云松宋銳等編，西安電子科技大學(xué)出版社

《XilinxFPGA開發(fā)實(shí)用教程》

田耘徐文波編著，清華大學(xué)出版社3www.A相關(guān)網(wǎng)址4第1章可編程設(shè)計概述

1.1

可編程技術(shù)發(fā)展概述1.2可編程設(shè)計資源介紹1.3可編程器件PLD概述1.4可編程設(shè)計語言概述1.5

可編程設(shè)計工具概述1.6可編程應(yīng)用演示5

1.90年代初期可編程器件問世

20世紀(jì)80～90年代初，低密度可編程邏輯器件PAL和GAL的問世，相應(yīng)的可編程開發(fā)工具主要解決電路設(shè)計沒有完成之前的功能檢測等問題，設(shè)計以網(wǎng)表文件為主。

80年代后期，可編程工具已經(jīng)可以進(jìn)行初級的設(shè)計描述、綜合、優(yōu)化和設(shè)計結(jié)果驗(yàn)證§1.1可編程技術(shù)發(fā)展概述6

2.可編程EDA自動化階段

20世紀(jì)90年代，出現(xiàn)功能強(qiáng)大的EDA工具。包括：硬件描述語言(VHDL、Verilog)的標(biāo)準(zhǔn)化；高性能仿真工具的驗(yàn)證；高性能綜合工具、編程工具的使用。單功能電子產(chǎn)品向系統(tǒng)級電子產(chǎn)品開發(fā)轉(zhuǎn)換，即SOC的出現(xiàn)。

§1.1可編程技術(shù)發(fā)展概述73.21世紀(jì)，可編程技術(shù)進(jìn)入新時期：電子技術(shù)各個領(lǐng)域全方位融入可編程技術(shù)，彼此相互滲透§1.1可編程技術(shù)發(fā)展概述基本IC器件設(shè)計單片機(jī)應(yīng)用設(shè)計嵌入式系統(tǒng)設(shè)計可編程應(yīng)用設(shè)計DSP應(yīng)用設(shè)計ASIC芯片設(shè)計8FlashSDRAMCPUDSPI/OI/OFPGAI/OI/OI/OCPUDSPSolution:ReplaceExternalDevices

withProgrammableLogicCPUFPGAI/OSystem-LevelIntegration9§1.2可編程設(shè)計資源可編程設(shè)計器件PLD(FPGA/CPLD）

可編程描述語言HDL(VHDL/VERILOG)

可編程設(shè)計軟硬件平臺（編輯軟件+仿真軟件+綜合軟件+編程軟件）10

PLD是一種半定制集成電路，在其內(nèi)部集成了大量的門和觸發(fā)器等基本邏輯電路，用戶通過編程來改變PLD內(nèi)部電路的邏輯關(guān)系或連線，就可以得到需要的設(shè)計電路。FPGA：FieldProgrammableGatesArray

CPLD：ComplexProgrammableLogicDevice

§1.3可編程器件概述（PLD）11ComplexProgrammableLogicDevice（復(fù)雜可編程邏輯器件）在PAL、GAL基礎(chǔ)上，基于積之和表達(dá)式的與或陣列結(jié)構(gòu)布線延遲確定，編程數(shù)據(jù)不丟失。邏輯規(guī)模較小CPLD12CPLD的LC(Macrocell）13FPGAFPGA（Field－ProgrammableGateArray）即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件基礎(chǔ)上進(jìn)一步發(fā)展的基于查找表結(jié)構(gòu)的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。邏輯規(guī)模大，編程數(shù)據(jù)掉電丟失，布線延遲不確定。14結(jié)構(gòu)類似于門陣列寄存器和RAM較多密度中高密度

1K-10M系統(tǒng)門性能時間不可預(yù)測可達(dá)450MHz連接分段式布線結(jié)構(gòu)FPGA的LE(Macrocell）15FPGA/CPLD基本結(jié)構(gòu)16主流公司：Xilinx、Altera、Lattice、ActelFPGA/CPLD顯著優(yōu)點(diǎn)：

開發(fā)周期短、投資風(fēng)險小、產(chǎn)品上市速度快、市場適應(yīng)能力強(qiáng)、硬件修改升級方便。FPGA/CPLD主要廠商17AlterA

：20世紀(jì)90年代以后發(fā)展很快。主要產(chǎn)品有：MAX系列、FELX系列、APEX、ACEX、Cyclone、Stratix

。

Xilinx：

是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商FPGA的發(fā)明者。1984年成立，占市場份額50%以上。主要有：XC系列、Coolrunner(XPLA3)、Spartan、Vertex

Lattice：是ISP技術(shù)的發(fā)明者，與Altera和Xilinx相比，其開發(fā)工具略遜一籌。中小規(guī)模PLD比較有特色，大規(guī)模PLD競爭力不夠強(qiáng)（Lattice沒有FPGA），主要產(chǎn)品有：ispLSI2000/5000/8000，MACH系列。

Actel：

反熔絲（一次性燒寫）PLD的領(lǐng)導(dǎo)者，反熔絲技術(shù)耐高低溫、功耗低、速度快。軍品的最佳選擇者。主要產(chǎn)品：ProASIC3/3E系列FPGA/CPLD主要廠商18可編程器件市場份額XilinxAlteraLatticeActelQuickLogic:1%Other:2%51%34%5%7%AlteraAllOthersPLD

市場FPGA市場Xilinx賽靈思公司的收入比所有其它PLD公司收入的總和還多19XILINXFPGA的工藝發(fā)展20

VHDL：IEEE標(biāo)準(zhǔn)系統(tǒng)級抽象描述能力較強(qiáng)。

Verilog:IEEE標(biāo)準(zhǔn)門級開關(guān)電路描述能較強(qiáng)。

ABEL:系統(tǒng)級抽象描述能力差，適合于門級電路描述?！?.4可編程描述語言（HDL）21

VHDL

：(Very

High

Speed

Integrated

Circuit)

美國國防部提出的超高速集成電路硬件描述語言，是ASIC設(shè)計和PLD設(shè)計的一種主要輸入工具，其行為描述能力強(qiáng)些。有IEEE87標(biāo)準(zhǔn)和IEEE93標(biāo)準(zhǔn)。（側(cè)重高層設(shè)計）

VerilogHDL：

1983年Gateway首創(chuàng)推出的硬件描述語言，后被Cadence公司收購，1995年成為IEEE標(biāo)準(zhǔn)，在ASIC設(shè)計方面與VHDL語言平分秋色，其結(jié)構(gòu)描述能力強(qiáng)些。（側(cè)重結(jié)構(gòu)設(shè)計）22系統(tǒng)級SystemLevel算法級AlgorithmicLevel寄存器傳輸級RegisterTransferLevel門級GateLevel電路級CircuitLevelVHDLVerilog

23約5個模塊：輸入編輯器仿真器HDL綜合器適配器下載器§1.5可編程設(shè)計工具24EDA開發(fā)工具分為：

集成開發(fā)軟件：編輯軟件適配軟件下載軟件

特定功能軟件：綜合軟件仿真軟件25Altera

公司：

QuartusⅡ、MaxplusⅡ系列嵌入式設(shè)計--NIOSⅡIDEXilinx

公司：

ISE、Foundation系列嵌入式設(shè)計--EDKLattice公司：ispLEVER

系列Actel

公司

:LiberoIDE集成開發(fā)軟件（由器件廠商提供）26

綜合類：

Synplicity公司的Synplify/SynplifyProSynopsys公司的FPGAexpress、FPGAcompilerⅡMentor公司的

LeonardoSpectrum

仿真類：

ModelTech公司的Modelsim

Aldec

公司的

ActiveHD