桂電電子信息工程專(zhuān)業(yè)數(shù)字電子技術(shù)第6章課件

第6章時(shí)序邏輯電路6.3.3寄存器的應(yīng)用實(shí)例6.3.1

數(shù)碼寄存器6.3.2

移位寄存器6.2時(shí)序邏輯電路的分析6.3寄存器

6.1時(shí)序邏輯電路概述7/21/20231整體概述THEFIRSTPARTOFTHEOVERALLOVERVIEW,PLEASESUMMARIZETHECONTENT第一部分復(fù)習(xí)觸發(fā)器按觸發(fā)方式分類(lèi)？各自特點(diǎn)？觸發(fā)器按邏輯功能分類(lèi)？各自功能表？7/21/20233定義：時(shí)序邏輯電路在任何時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而且還取決于電路的原來(lái)狀態(tài)。電路構(gòu)成：存儲(chǔ)電路（主要是觸發(fā)器，必不可少）組合邏輯電路（可選）。時(shí)序邏輯電路的狀態(tài)是由存儲(chǔ)電路來(lái)記憶和表示的。第6章時(shí)序邏輯電路時(shí)序邏輯電路的結(jié)構(gòu)框圖7/21/20234按各觸發(fā)器接受時(shí)鐘信號(hào)的不同分類(lèi)：同步時(shí)序電路：各觸發(fā)器狀態(tài)的變化都在同一時(shí)鐘信號(hào)作用下同時(shí)發(fā)生。異步時(shí)序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時(shí)鐘信號(hào)，也可能完全沒(méi)有公共的時(shí)鐘信號(hào)。本章內(nèi)容提要：時(shí)序邏輯電路基本概念、時(shí)序邏輯電路的一般分析方法；異步計(jì)數(shù)器、同步計(jì)數(shù)器、寄存器與移位寄存器的基本工作原理；重點(diǎn)介紹幾種中規(guī)模集成器件及其應(yīng)用、介紹基于功能塊分析中規(guī)模時(shí)序邏輯電路的方法。7/21/20235

6.2時(shí)序電路的分析方法

分析時(shí)序電路的目的是確定已知電路的邏輯功能和工作特點(diǎn)。具體步驟如下：(1)寫(xiě)相關(guān)方程式。根據(jù)給定的邏輯電路圖寫(xiě)出電路中各個(gè)觸發(fā)器的時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程。①時(shí)鐘方程：時(shí)序電路中各個(gè)觸發(fā)器CP脈沖的邏輯關(guān)系。②驅(qū)動(dòng)方程：時(shí)序電路中各個(gè)觸發(fā)器的輸入信號(hào)之間的邏輯關(guān)系。③輸出方程：時(shí)序電路的輸出Z=f（A，Q），若無(wú)輸出時(shí)此方程可省略。7/21/20236

(2)求各個(gè)觸發(fā)器的狀態(tài)方程。將時(shí)鐘方程和驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特征方程式中，求出觸發(fā)器的狀態(tài)方程。(3)求出對(duì)應(yīng)狀態(tài)值。①列狀態(tài)表：將電路輸入信號(hào)和觸發(fā)器現(xiàn)態(tài)的所有取值組合代入相應(yīng)的狀態(tài)方程，求得相應(yīng)觸發(fā)器的次態(tài)，列表得出。②畫(huà)狀態(tài)圖（反映時(shí)序電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出信號(hào)取值情況的幾何圖形）。③畫(huà)時(shí)序圖（反映輸入、輸出信號(hào)及各觸發(fā)器狀態(tài)的取值在時(shí)間上對(duì)應(yīng)關(guān)系的波形圖）。(4)歸納上述分析結(jié)果，確定時(shí)序電路的功能。7/21/202376.2.1同步時(shí)序邏輯電路的分析舉例例1分析如圖5.1所示的時(shí)序電路的邏輯功能。解:(1)寫(xiě)相關(guān)方程式。①時(shí)鐘方程CP0=CP1=CP↓②驅(qū)動(dòng)方程J0=1K0=1J1=K1=圖6·1時(shí)序電路7/21/20238

③輸出方程Z=Q1Q0(2)求各個(gè)觸發(fā)器的狀態(tài)方程。JK觸發(fā)器特性方程為Qn+1=將對(duì)應(yīng)驅(qū)動(dòng)方程分別代入特性方程，進(jìn)行化簡(jiǎn)變換可得狀態(tài)方程：7/21/20239

(3)求出對(duì)應(yīng)狀態(tài)值。①列狀態(tài)表：列出電路輸入信號(hào)和觸發(fā)器原態(tài)的所有取值組合，代入相應(yīng)的狀態(tài)方程，求得相應(yīng)的觸發(fā)器次態(tài)及輸出，列表得到狀態(tài)表5.1所示。②畫(huà)狀態(tài)圖如圖5.2（a）所示，畫(huà)時(shí)序圖如圖5.2（b）所示。7/21/202310

圖6.2時(shí)序電路對(duì)應(yīng)圖形(a)狀態(tài)圖；(b)時(shí)序圖7/21/202311CPZ00010011001011111000

表6.1狀態(tài)表(4)歸納上述分析結(jié)果，確定該時(shí)序電路的邏輯功能。從時(shí)鐘方程可知該電路是同步時(shí)序電路。7/21/202312

從圖6.2（a）所示狀態(tài)圖可知：隨著CP脈沖的遞增,不論從電路輸出的哪一個(gè)狀態(tài)開(kāi)始，觸發(fā)器輸出Q1Q0的變化都會(huì)進(jìn)入同一個(gè)循環(huán)過(guò)程，而且此循環(huán)過(guò)程中包括四個(gè)狀態(tài)，并且狀態(tài)之間是遞增變化的。當(dāng)Q1Q0=11時(shí)，輸出Z=1；當(dāng)Q1Q0取其他值時(shí)，輸出Z=0;在Q1Q0變化一個(gè)循環(huán)過(guò)程中，Z=1只出現(xiàn)一次，故Z為進(jìn)位輸出信號(hào)。綜上所述，此電路是帶進(jìn)位輸出的同步四進(jìn)制加法計(jì)數(shù)器電路。7/21/2023136.2.2異步二進(jìn)制加法計(jì)數(shù)器

必須滿足二進(jìn)制加法原則：逢二進(jìn)一（1+1=10，即Q由1→0時(shí)有進(jìn)位。）組成二進(jìn)制加法計(jì)數(shù)器時(shí)，各觸發(fā)器應(yīng)當(dāng)滿足：①每輸入一個(gè)計(jì)數(shù)脈沖，觸發(fā)器應(yīng)當(dāng)翻轉(zhuǎn)一次（即用T′觸發(fā)器）；②當(dāng)?shù)臀挥|發(fā)器由1變?yōu)?時(shí)，應(yīng)輸出一個(gè)進(jìn)位信號(hào)加到相鄰高位觸發(fā)器的計(jì)數(shù)輸入端。7/21/202314圖6-33位異步二進(jìn)制加法計(jì)數(shù)器仿真

（1）JK觸發(fā)器構(gòu)成的3位異步二進(jìn)制加法計(jì)數(shù)器（用CP脈沖下降沿觸發(fā)）①電路組成

②工作原理7/21/202315③計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表

表6-23位二進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表CP順序Q2Q1Q0等效十進(jìn)制數(shù)0000010011201023011341004510156110671117800007/21/202316④時(shí)序圖

圖6-43位二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖7/21/202317⑤狀態(tài)轉(zhuǎn)換圖

圖6.53位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖圓圈內(nèi)表示Q2Q1Q0的狀態(tài)用箭頭表示狀態(tài)轉(zhuǎn)換的方向7/21/202318⑥結(jié)論如果計(jì)數(shù)器從000狀態(tài)開(kāi)始計(jì)數(shù)，在第八個(gè)計(jì)數(shù)脈沖輸入后，計(jì)數(shù)器又重新回到000狀態(tài)，完成了一次計(jì)數(shù)循環(huán)。所以該計(jì)數(shù)器是八進(jìn)制加法計(jì)數(shù)器或稱(chēng)為模8加法計(jì)數(shù)器。如果計(jì)數(shù)脈沖CP的頻率為f0，那么Q0輸出波形的頻率為1/2f0，Q1輸出波形的頻率為1/4f0，Q2輸出波形的頻率為1/8f0。這說(shuō)明計(jì)數(shù)器除具有計(jì)數(shù)功能外，還具有分頻的功能。7/21/202319異步二進(jìn)制計(jì)數(shù)器的構(gòu)成方法可以歸納為：①

N位異步二進(jìn)制計(jì)數(shù)器由N個(gè)計(jì)數(shù)型（T′）觸發(fā)器組成。②若采用下降沿觸發(fā)的觸發(fā)器加法計(jì)數(shù)器的進(jìn)位信號(hào)從Q端引出減法計(jì)數(shù)器的借位信號(hào)從Q端引出若采用上升沿觸發(fā)的觸發(fā)器加法計(jì)數(shù)器的進(jìn)位信號(hào)從Q端引出減法計(jì)數(shù)器的借位信號(hào)從Q端引出

N位二進(jìn)制計(jì)數(shù)器可以計(jì)2N個(gè)數(shù)，所以又可稱(chēng)為2N進(jìn)制計(jì)數(shù)器。7/21/202320異步二進(jìn)制計(jì)數(shù)器的優(yōu)點(diǎn)：電路較為簡(jiǎn)單。缺點(diǎn)：進(jìn)位（或借位）信號(hào)是逐級(jí)傳送的，工作頻率不能太高；狀態(tài)逐級(jí)翻轉(zhuǎn)，存在中間過(guò)渡狀態(tài)。

狀態(tài)從111→000的過(guò)程？

111→110→100→0007/21/2023211.寄存器通常分為兩大類(lèi)：

6.3寄存器

數(shù)碼寄存器：存儲(chǔ)二進(jìn)制數(shù)碼、運(yùn)算結(jié)果或指令等信息的電路。移位寄存器：不但可存放數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。2.組成：觸發(fā)器和門(mén)電路。一個(gè)觸發(fā)器能存放一位二進(jìn)制數(shù)碼；

N個(gè)觸發(fā)器可以存放N位二進(jìn)制數(shù)碼。7/21/2023223.寄存器應(yīng)用舉例：

(1)運(yùn)算中存貯數(shù)碼、運(yùn)算結(jié)果。(2)計(jì)算機(jī)的CPU由運(yùn)算器、控制器、譯碼器、寄存器組成，其中就有數(shù)據(jù)寄存器、指令寄存器、一般寄存器。4.寄存器與存儲(chǔ)器有何區(qū)別?寄存器內(nèi)存放的數(shù)碼經(jīng)常變更，要求存取速度快，一般無(wú)法存放大量數(shù)據(jù)。（類(lèi)似于賓館的貴重物品寄存、超級(jí)市場(chǎng)的存包處。）存儲(chǔ)器存放大量的數(shù)據(jù)，因此最重要的要求是存儲(chǔ)容量。（類(lèi)似于倉(cāng)庫(kù)）7/21/202323數(shù)碼寄存器具有接收、存放、輸出和清除數(shù)碼的功能。在接收指令（在計(jì)算機(jī)中稱(chēng)為寫(xiě)指令）控制下，將數(shù)據(jù)送入寄存器存放；需要時(shí)可在輸出指令（讀出指令）控制下，將數(shù)據(jù)由寄存器輸出。

6.3.1數(shù)碼寄存器圖6-6單拍工作方式的數(shù)碼寄存器1．由D觸發(fā)器構(gòu)成的數(shù)碼寄存器（1）電路組成

CP：接收脈沖（控制信號(hào)輸入端)

輸出端

數(shù)碼輸入端

7/21/202324（2）工作原理當(dāng)CP↑時(shí)，觸發(fā)器更新?tīng)顟B(tài)，Q3Q2Q1Q0=D3D2D1D0，即接收輸入數(shù)碼并保存。單拍工作方式：不需清除原有數(shù)據(jù)，只要CP↑一到達(dá)，新的數(shù)據(jù)就會(huì)存入。常用4D型觸發(fā)器74LS175、6D型觸發(fā)器74LS174、8D型觸發(fā)器74LS374或MSI器件等實(shí)現(xiàn)。7/21/2023252．由D型鎖存器構(gòu)成的數(shù)碼寄存器（1）鎖存器的工作原理圖5-7鎖存器

送數(shù)脈沖CP為鎖存控制信號(hào)輸入端，即使能信號(hào)（電平信號(hào)）。工作過(guò)程：①當(dāng)CP=0時(shí)，Q=D，電路接收輸入數(shù)據(jù)；即當(dāng)使能信號(hào)到來(lái)（不鎖存數(shù)據(jù)）時(shí)，輸出端的信號(hào)隨輸入信號(hào)變化；②當(dāng)CP=1時(shí)，D數(shù)據(jù)輸入不影響電路的狀態(tài)，電路鎖定原來(lái)的數(shù)據(jù)。即當(dāng)使能信號(hào)結(jié)束后（鎖存），數(shù)據(jù)被鎖住，輸出狀態(tài)保持不變。7/21/202326（2）集成數(shù)碼鎖存器74LS373圖6-88D型鎖存器74LS373(a)外引腳圖(b)邏輯符號(hào)7/21/202327表6-38D型鎖存器74LS373功能表7/21/2023286.3.2移位寄存器

移位寄存器除了具有存儲(chǔ)數(shù)碼的功能外，還具有移位功能。移位功能：寄存器中所存數(shù)據(jù)，可以在移位脈沖作用下逐位左移或右移。在數(shù)字電路系統(tǒng)中，由于運(yùn)算（如二進(jìn)制的乘除法）的需要，常常要求實(shí)現(xiàn)移位功能。7/21/202329圖6-94位右移位寄存器1．單向移位寄存器單向移位寄存器，是指僅具有左移功能或右移功能的移位寄存器。（1）右移位寄存器①電路組成串行輸入同步時(shí)序邏輯電路7/21/202330②工作過(guò)程（仿真運(yùn)行圖5-9電路。）將數(shù)碼1101右移串行輸入給寄存器（串行輸入是指逐位依次輸入）。在接收數(shù)碼前，從輸入端輸入一個(gè)負(fù)脈沖把各觸發(fā)器置為0狀態(tài)（稱(chēng)為清零）。③狀態(tài)表

表6-44位右移位寄存器狀態(tài)表

CP順序輸

入DSR輸

出Q0Q1Q2Q30100001110002011003101104010115001016000107000018000007/21/202331④時(shí)序圖圖6-104位右移位寄存器時(shí)序圖并行輸出串行輸出7/21/202332圖6-114位左移位寄存器（2）左移位寄存器

串行輸入異步清零7/21/202333②工作過(guò)程（仿真運(yùn)行圖5-11電路。）將數(shù)碼1011左移串行輸入給寄存器。在接收數(shù)碼前清零。③狀態(tài)表

表6-54位左移位寄存器狀態(tài)表

CP順序輸

入DSR輸

出Q0Q1Q2Q30100001000012100103101014010115001106011007010008000007/21/202334④時(shí)序圖。圖6-124位左移位寄存器時(shí)序圖并行輸出串行輸出7/21/2023352．集成雙向移位寄存器在單向移位寄存器的基礎(chǔ)上，增加由門(mén)電路組成的控制電路實(shí)現(xiàn)。74LS194為四位雙向移位寄存器。與74LS194的邏輯功能和外引腳排列都兼容的芯片有CC40194、CC4022和74198等。圖6-13雙向移位寄存器74LS194（a）外引腳圖（b）邏輯符號(hào)7/21/202336表6-674LS194功能表結(jié)論：清零功能最優(yōu)先（異步方式）。計(jì)數(shù)、移位、并行輸入都需CP的↑到來(lái)（同步方式）7/21/202337工作方式控制端M1M0區(qū)分四種功能。M1M0功能00保持01右移10左移11并行置數(shù)7/21/2023386.3.3寄存器的應(yīng)用實(shí)例數(shù)據(jù)顯示鎖存器；序列脈沖信號(hào)發(fā)生器；數(shù)碼的串／并與并／串轉(zhuǎn)換；構(gòu)成計(jì)數(shù)器……圖6-142位數(shù)據(jù)顯示鎖存器

1．?dāng)?shù)據(jù)顯示鎖存器

在許多設(shè)備中常需要顯示計(jì)數(shù)器的計(jì)數(shù)值，計(jì)數(shù)值通常以8421BCD碼計(jì)數(shù)，并以七段數(shù)碼顯示器顯示。問(wèn)題：如果計(jì)數(shù)器的計(jì)數(shù)速度高，人眼則無(wú)法辨認(rèn)顯示的字符。措施：在計(jì)數(shù)器和譯碼器之間加入鎖存器，就可控制數(shù)據(jù)顯示的時(shí)間。若鎖存信號(hào)C＝1時(shí)，計(jì)數(shù)器的輸出數(shù)據(jù)可通過(guò)鎖存器到達(dá)譯碼顯示電路；若鎖存信號(hào)C＝0時(shí)，數(shù)據(jù)被鎖存，譯碼顯示電路穩(wěn)定顯示鎖存的數(shù)據(jù)。7/21/2023392．序列脈沖信號(hào)發(fā)生器

序列脈沖信號(hào)是在同步脈沖的作用下，按一定周期循環(huán)產(chǎn)生的一組二進(jìn)制信號(hào)。如111011101110…，每隔4位重復(fù)一次1110，稱(chēng)為4位序列脈沖信號(hào)。序列脈沖信號(hào)廣泛用于數(shù)字設(shè)備測(cè)試、通信和遙控中的識(shí)別信號(hào)或基準(zhǔn)信號(hào)等。圖6-158位序列脈沖信號(hào)產(chǎn)生電路M1M0=01，為右移方式，Q3經(jīng)非門(mén)接DSR，同時(shí)Q3作為OUT。首先令CR＝0，輸出端全為零，則DSR為1；

CP↑，DSR數(shù)據(jù)右移，Q3的輸出依次為0000111100001111…。

電路產(chǎn)生的8位序列脈沖信號(hào)為00001111。圖6-168位序列脈沖信號(hào)發(fā)生器輸出波形7/21/2023403.順序脈沖發(fā)生器

(1)順序正脈沖7/21/202341（2）順序負(fù)脈沖7/21/202342圖6.17用74194構(gòu)成的扭環(huán)形計(jì)數(shù)器（3）用74194構(gòu)成的扭環(huán)形計(jì)數(shù)器

7/21/202343作業(yè)題P1606.16.46.57/21/2023446.4.2同步非二進(jìn)制計(jì)數(shù)器6.4.1二進(jìn)制計(jì)數(shù)器6.4計(jì)數(shù)器

6.4.3中規(guī)模集成計(jì)數(shù)器及應(yīng)用7/21/202345復(fù)習(xí)時(shí)序邏輯電路的特點(diǎn)？寄存器分類(lèi)？８位二進(jìn)制數(shù)碼需幾個(gè)觸發(fā)器來(lái)存放？7/21/202346計(jì)數(shù)器：用以統(tǒng)計(jì)輸入時(shí)鐘脈沖CP個(gè)數(shù)的電路。計(jì)數(shù)器的分類(lèi)：

6.4計(jì)數(shù)器

1．按計(jì)數(shù)進(jìn)制分

二進(jìn)制計(jì)數(shù)器：按二進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路稱(chēng)作二進(jìn)制計(jì)數(shù)器。

十進(jìn)制計(jì)數(shù)器：按十進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路稱(chēng)作十進(jìn)制計(jì)數(shù)器。

任意進(jìn)制計(jì)數(shù)器：二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器之外的其它進(jìn)制計(jì)數(shù)器統(tǒng)稱(chēng)為任意進(jìn)制計(jì)數(shù)器。二進(jìn)制計(jì)數(shù)器是結(jié)構(gòu)最簡(jiǎn)單的計(jì)數(shù)器，但應(yīng)用很廣。7/21/2023472．按數(shù)字的變化規(guī)律

加法計(jì)數(shù)器：隨著計(jì)數(shù)脈沖的輸入作遞增計(jì)數(shù)的電路稱(chēng)作加法計(jì)數(shù)器。

減法計(jì)數(shù)器：隨著計(jì)數(shù)脈沖的輸入作遞減計(jì)數(shù)的電路稱(chēng)作減法計(jì)數(shù)器。

加/減計(jì)數(shù)器：在加/減控制信號(hào)作用下，可遞增計(jì)數(shù)，也可遞減計(jì)數(shù)的電路，稱(chēng)作加/減計(jì)數(shù)器，又稱(chēng)可逆計(jì)數(shù)器。

也有特殊情況，不作加/減，其狀態(tài)可在外觸發(fā)控制下循環(huán)進(jìn)行特殊跳轉(zhuǎn)，狀態(tài)轉(zhuǎn)換圖中構(gòu)成封閉的計(jì)數(shù)環(huán)。

3．按計(jì)數(shù)器中觸發(fā)器翻轉(zhuǎn)是否同步分

異步計(jì)數(shù)器：計(jì)數(shù)脈沖只加到部分觸發(fā)器的時(shí)鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號(hào)則由電路內(nèi)部提供，應(yīng)翻轉(zhuǎn)的觸發(fā)器狀態(tài)更新有先有后的計(jì)數(shù)器，稱(chēng)作異步計(jì)數(shù)器。同步計(jì)數(shù)器：計(jì)數(shù)脈沖同時(shí)加到所有觸發(fā)器的時(shí)鐘信號(hào)輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時(shí)翻轉(zhuǎn)的計(jì)數(shù)器，稱(chēng)作同步計(jì)數(shù)器。

7/21/2023486.4.1二進(jìn)制計(jì)數(shù)器

同步計(jì)數(shù)器中，各觸發(fā)器的翻轉(zhuǎn)與時(shí)鐘脈沖同步。同步計(jì)數(shù)器的工作速度較快，工作頻率也較高。

1．同步二進(jìn)制加法計(jì)數(shù)器（1）設(shè)計(jì)思想：①所有觸發(fā)器的時(shí)鐘控制端均由計(jì)數(shù)脈沖CP輸入，CP的每一個(gè)觸發(fā)沿都會(huì)使所有的觸發(fā)器狀態(tài)更新。②應(yīng)控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。當(dāng)?shù)臀徊幌蚋呶贿M(jìn)位時(shí)，令高位觸發(fā)器的T＝0，觸發(fā)器狀態(tài)保持不變；當(dāng)?shù)臀幌蚋呶贿M(jìn)位時(shí)，令高位觸發(fā)器的T=1，觸發(fā)器翻轉(zhuǎn)，計(jì)數(shù)加1。7/21/202349圖6-154位同步二進(jìn)制加法計(jì)數(shù)器T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q0電路如圖6.15所示7/21/202350表6-64位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表CP順序Q3

Q2

Q1

Q000000100012001030011401005010160110701118100091001101010111011121100131101141110151111160000T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q07/21/202351圖6-164位同步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖7/21/2023522．同步二進(jìn)制減法計(jì)數(shù)器

同步二進(jìn)制計(jì)數(shù)器電路如圖5.17所示。圖6.17同步二進(jìn)制計(jì)數(shù)器7/21/202353

分析過(guò)程:(1)寫(xiě)相關(guān)方程式。時(shí)鐘方程CP0=CP1=CP2=CP↓驅(qū)動(dòng)方程：J0=1K0=17/21/202354

(2)求各個(gè)觸發(fā)器的狀態(tài)方程。JK觸發(fā)器特性方程為

將對(duì)應(yīng)驅(qū)動(dòng)方程式分別代入JK觸發(fā)器特性方程式，進(jìn)行化簡(jiǎn)變換可得狀態(tài)方程：7/21/202355表6.7同步計(jì)數(shù)器的狀態(tài)表

(3)求出對(duì)應(yīng)狀態(tài)值。列狀態(tài)表如表6.7所示。畫(huà)狀態(tài)圖如圖6.18（a）所示，畫(huà)時(shí)序圖如圖5.18（b）所示。0001111111101101011011001000110110100100010010007/21/202356圖6.18同步計(jì)數(shù)器狀態(tài)圖

(a)狀態(tài)圖；(b)時(shí)序圖7/21/202357

(4）歸納分析結(jié)果，確定該時(shí)序電路的邏輯功能。從時(shí)鐘方程可知該電路是同步時(shí)序電路。從狀態(tài)圖可知隨著CP脈沖的遞增,觸發(fā)器輸出Q2Q1Q0值是遞減的,且經(jīng)過(guò)八個(gè)CP脈沖完成一個(gè)循環(huán)過(guò)程。綜上所述，此電路是同步三位二進(jìn)制（或一位八進(jìn)制）減法計(jì)數(shù)器。從圖5.18（b）所示時(shí)序圖可知：Q0端輸出矩形信號(hào)的周期是輸入CP信號(hào)的周期的兩倍，所以Q0端輸出信號(hào)的頻率是輸入CP信號(hào)頻率的1/2，對(duì)應(yīng)Q1端輸出信號(hào)的頻率是輸入CP信號(hào)頻率的1/4，因此N進(jìn)制計(jì)數(shù)器同時(shí)也是一個(gè)N分頻器，謂分頻就是降低頻率，N分頻器輸出信號(hào)頻率是其輸入信號(hào)頻率的N分之一。7/21/202358表6.8同步二進(jìn)制計(jì)數(shù)器的連接規(guī)律

(5).同步二進(jìn)制計(jì)數(shù)器的連接規(guī)律和特點(diǎn)同步二進(jìn)制計(jì)數(shù)器—般由JK觸發(fā)器和門(mén)電路構(gòu)成，有N個(gè)JK觸發(fā)器，就是N位同步二進(jìn)制計(jì)數(shù)器。具體的連接規(guī)律如表5.8所示。CP0=CP1=…=CP(n-1)=CP↓(CP↑)(n個(gè)觸發(fā)器)加法計(jì)數(shù)J0=K0=1Ji=Ki=Q(i-1)·Q(i-2)…Q0((n-1)≥i≥1)減法計(jì)數(shù)J0=K0=1((n-1)≥i≥1)7/21/202359

6.4.2.同步非二進(jìn)制計(jì)數(shù)器例2分析圖6.19所示同步非二進(jìn)制計(jì)數(shù)器的邏輯功能。

圖6.19同步非二進(jìn)制計(jì)數(shù)器7/21/202360解(1)寫(xiě)相關(guān)方程式。①時(shí)鐘方程CP0=CP1=CP2=CP↓驅(qū)動(dòng)方程

k0=17/21/202361

(2)求各個(gè)觸發(fā)器的狀態(tài)方程：

(3)求出對(duì)應(yīng)狀態(tài)值。①列狀態(tài)表。列出電路輸入信號(hào)和觸發(fā)器原態(tài)的所有取值組合，代入相應(yīng)的狀態(tài)方程，求得相應(yīng)的觸發(fā)器次態(tài)及輸出，列表得到狀態(tài)表，如表5.9所示。

7/21/202362表6.9狀態(tài)表cp0000010010100100110111001000001010101100101110007/21/202363

圖6.20同步計(jì)數(shù)器對(duì)應(yīng)圖形

（a）狀態(tài)圖;（b）時(shí)序圖

②畫(huà)狀態(tài)圖如圖6.20（a）所示，時(shí)序圖如圖6.20（b）所示。7/21/202364

(4)歸納分析結(jié)果，確定該時(shí)序電路的邏輯功能。從時(shí)鐘方程可知該電路是同步時(shí)序電路。從表6.9所示狀態(tài)表可知：計(jì)數(shù)器輸出Q2Q1Q0本應(yīng)有八種狀態(tài)000～111。但根據(jù)特性方程分析可知，隨著CP脈沖的遞增,觸發(fā)器輸出Q2Q1Q0會(huì)進(jìn)入一個(gè)有效循環(huán)過(guò)程，此循環(huán)過(guò)程包括了五個(gè)有效輸出狀態(tài)，其余三個(gè)輸出狀態(tài)為無(wú)效狀態(tài)，如圖5.17（a）狀態(tài)圖所示，所以要檢查該電路能否自啟動(dòng)。7/21/202365

檢查的方法是：不論電路從哪一個(gè)狀態(tài)開(kāi)始工作，在CP脈沖作用下，觸發(fā)器輸出的狀態(tài)都會(huì)進(jìn)入有效循環(huán)圈內(nèi)，此電路就能夠自啟動(dòng)；反之，則此電路不能自啟動(dòng)。綜上所述，此電路是具有自啟動(dòng)功能的同步五進(jìn)制加法計(jì)數(shù)器。7/21/2023666.4.3集成計(jì)數(shù)器介紹集成計(jì)數(shù)器種類(lèi)很多，有同步的，也有異步的。集成計(jì)數(shù)器功能比較完善，一般設(shè)有更多的附加功能，適用性強(qiáng)，使用也更方便。

1.異步集成計(jì)數(shù)器74290二-五-十進(jìn)制異步加法計(jì)數(shù)器74290的電路結(jié)構(gòu)如圖6.21所示。7/21/202367圖6.21集成計(jì)數(shù)器74LS290邏輯電路圖

7/21/202368邏輯功能示意圖和引腳圖如圖6.22所示。

圖6.2274290的邏輯功能示意圖和引腳圖7/21/20236974LS290芯片的管腳排列如圖6.22所示。其中，S9(1)、S9(2)稱(chēng)為置“9”端，R0(1)、R0(2)稱(chēng)為置“0”端；CP0、CP1端為計(jì)數(shù)時(shí)鐘輸入端，Q3Q2Q1Q0為輸出端，NC表示空腳。74LS290邏輯功能如表5.8所示。置“9”功能：當(dāng)S9(1)=S9(2)=1時(shí)，不論其他輸入端狀態(tài)如何，計(jì)數(shù)器輸出Q3Q2Q1Q0=1001，而(1001)2=(9)10，故又稱(chēng)異步置數(shù)功能。7/21/202370表6.874LS290邏輯功能表S9(1)S9(2)R0(1)R0(2)CP0

CP1Q3Q2Q1Q011××××10010×11×011××××00000001S9(1)·

S9(2)=0R0(1)·R0(2)cp00cpcpQ0Q3CP3二進(jìn)制五進(jìn)制8421十進(jìn)制5421十進(jìn)制

置“0”功能：當(dāng)S9(1)和S9(2)不全為1，并且R0(1)=R0(2)=1時(shí)，不論其他輸入端狀態(tài)如何，計(jì)數(shù)器輸出Q3Q2Q1Q0=0000，故又稱(chēng)異步清零功能或復(fù)位功能。計(jì)數(shù)功能：當(dāng)S9(1)和S9(2)不全為1，并且R0(1)和R0(2)不全為1，輸入計(jì)數(shù)脈沖CP時(shí)，計(jì)數(shù)器開(kāi)始計(jì)數(shù)。7/21/2023712.74290的應(yīng)用74290通過(guò)輸入輸出端子的不同連接，可組成不同進(jìn)制的計(jì)數(shù)器。圖6.23～圖6.25分別是用74290組成的二進(jìn)制、五進(jìn)制和十進(jìn)制計(jì)數(shù)器（箭頭示出信號(hào)的輸入輸出端）。7/21/202372圖6.23二進(jìn)制計(jì)數(shù)器7/21/202373圖6.24五進(jìn)制計(jì)數(shù)器7/21/202374圖6.258421BCD十進(jìn)制計(jì)數(shù)器7/21/202375

利用反饋復(fù)位使計(jì)數(shù)器清零從而跳過(guò)無(wú)效狀態(tài)構(gòu)成所需進(jìn)制計(jì)數(shù)器的方法，稱(chēng)為反饋復(fù)位法或反饋清零法。當(dāng)計(jì)數(shù)長(zhǎng)度較長(zhǎng)時(shí)，可將集成計(jì)數(shù)器級(jí)聯(lián)起來(lái)使用。7/21/202376圖6·26直接器清零法74LS290構(gòu)成的六進(jìn)制計(jì)數(shù)器

利用一片74LS290集成計(jì)數(shù)器芯片，構(gòu)成十進(jìn)制以?xún)?nèi)其他進(jìn)制，可以采用直接清零法，六進(jìn)制計(jì)數(shù)器如圖6·26所示。7/21/202377

構(gòu)成計(jì)數(shù)器的進(jìn)制數(shù)與需要使用的芯片片數(shù)相適應(yīng)。例如，用74LS290芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器，N=24，就需要兩片74LS290；先將每塊74290-均連接成8421嗎十進(jìn)制計(jì)數(shù)器，將低位的芯片輸出端和高位芯片輸入端。相連，采用直接清零法實(shí)現(xiàn)二十四進(jìn)制技術(shù)。需要注意的是其中的與門(mén)的輸出要同時(shí)送到每塊芯片的置“0”端R0(1)，R0(2)實(shí)現(xiàn)電路如圖5·27所示7/21/202378圖6.278421BCD碼二十四進(jìn)制計(jì)數(shù)器7/21/2023793.同步集成計(jì)數(shù)器74161集成芯片74161是同步的可預(yù)置4位二進(jìn)制加法計(jì)數(shù)器。圖6.26分別是它的邏輯電路圖和引腳圖。7/21/202380（1）.74LS161的邏輯功能圖6.2874LS161的外引線圖

狀態(tài)輸出圖6.2774LS161的邏輯符號(hào)并行輸入CP輸入7/21/202381

表6-1074LS161的功能表

CP上升沿有效

異步清0功能最優(yōu)先同步并行置數(shù)CO=Q3Q2Q1Q0CTT7/21/202382（2）.任意（N）進(jìn)制計(jì)數(shù)器以集成同步計(jì)數(shù)器74LS161為例，可采用不同方法構(gòu)成任意（N）進(jìn)制計(jì)數(shù)器。1）直接清零法直接清零法是利用芯片的復(fù)位端和與非門(mén)，將N所對(duì)應(yīng)的輸出二進(jìn)制代碼中等于“1”的輸出端，通過(guò)與非門(mén)反饋到集成芯片的復(fù)位端，使輸出回零。7/21/202383

例如,用74LS161芯片構(gòu)成十進(jìn)制計(jì)數(shù)器，令=CTP=CTT=“1”，因?yàn)镹=10，其對(duì)應(yīng)的二進(jìn)制代碼為1010，將輸出端Q3和Q1通過(guò)與非門(mén)接至74LS161的復(fù)位端，電路如圖6.29所示，實(shí)現(xiàn)N值反饋清零法。

圖6.29直接清零法構(gòu)成十進(jìn)制計(jì)數(shù)器（a）構(gòu)成電路;（b）計(jì)數(shù)過(guò)程（即狀態(tài)圖）7/21/202384

當(dāng)=“0”時(shí)，計(jì)數(shù)器輸出復(fù)位清零。因=,故由“0”變“1”時(shí)，計(jì)數(shù)器開(kāi)始加法計(jì)數(shù)。當(dāng)?shù)?0個(gè)CP脈沖輸入時(shí)，Q3Q2Q1Q0=1010，與非門(mén)的輸出為“0”，即=“0”，使計(jì)數(shù)器復(fù)位清零，與非門(mén)的輸出變?yōu)椤?”，即=“1”時(shí)，計(jì)數(shù)器又開(kāi)始重新計(jì)數(shù)。2）預(yù)置數(shù)法而預(yù)置數(shù)法利用的是芯片的預(yù)置控制端和預(yù)置輸入端D3D2D1D0，因是同步預(yù)置數(shù)端，所以只能采用N-1值反饋法。7/21/202385

圖6.30預(yù)置數(shù)法構(gòu)成七進(jìn)制計(jì)數(shù)器（同步預(yù)置）

（a）構(gòu)成電路;（b）計(jì)數(shù)過(guò)程（即狀態(tài)圖）例如,圖6.30（a）所示的七進(jìn)制計(jì)數(shù)器7/21/202386

3）進(jìn)位輸出置最小數(shù)法進(jìn)位輸出置最小數(shù)法是利用芯片的預(yù)置控制端和進(jìn)位輸出端CO，將CO端輸出經(jīng)非門(mén)送到端，令預(yù)置輸入端D3D2D1D0輸入最小數(shù)M對(duì)應(yīng)的二進(jìn)制數(shù)，最小數(shù)M=24-N。例如,九進(jìn)制計(jì)數(shù)器N=9，對(duì)應(yīng)的最小數(shù)M=24-9=7，(7)10=(0111)2，相應(yīng)的預(yù)置輸入端D3D2D1D0=0111，并且令=CTP=CTT=“1”，電路如圖6.31（a）所示，對(duì)應(yīng)狀態(tài)圖如圖6.31（b）所示，從0111~1111共九個(gè)有效狀態(tài)。7/21/202387

圖6.31進(jìn)位輸出置最小數(shù)法構(gòu)成九進(jìn)制計(jì)數(shù)器（同步預(yù)置）（a）構(gòu)成電路;（b）計(jì)數(shù)過(guò)程（即狀態(tài)圖）7/21/202388

十進(jìn)制計(jì)數(shù)器的計(jì)數(shù)狀態(tài)順序表

復(fù)習(xí)：幾種方法設(shè)計(jì)電路舉例（以十進(jìn)制計(jì)數(shù)器為例）7/21/202389圖6-3274LS161構(gòu)成十進(jìn)制計(jì)數(shù)器改變D3D2D1

D0的狀態(tài)，可以實(shí)現(xiàn)其它進(jìn)制計(jì)數(shù)。令D3D2D1

D0＝0110利用進(jìn)位輸出CO取狀態(tài)1111

實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)（0110到1111）7/21/202390圖6-33用74LS161構(gòu)成從0開(kāi)始計(jì)數(shù)的十進(jìn)制計(jì)數(shù)器改變與非門(mén)的輸入信號(hào)，可以實(shí)現(xiàn)其它進(jìn)制計(jì)數(shù)。令D3D2D1

D0＝0000利用與非門(mén)拾取狀態(tài)1001可實(shí)現(xiàn)從0開(kāi)始計(jì)數(shù)的十進(jìn)制計(jì)數(shù)（0000到1001）7/21/202391用74LS161構(gòu)成從0開(kāi)始計(jì)數(shù)的十進(jìn)制計(jì)數(shù)器改變與非門(mén)的輸入信號(hào)，可以實(shí)現(xiàn)其它進(jìn)制計(jì)數(shù)。利用與非門(mén)拾取狀態(tài)1010實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)（0000到1001）7/21/202392

4）級(jí)聯(lián)法一片74LS161可構(gòu)成從二進(jìn)制到十六進(jìn)制之間任意進(jìn)制的計(jì)數(shù)器。利用兩片74LS161，就可構(gòu)成從二進(jìn)制到二百五十六進(jìn)制之間任意進(jìn)制的計(jì)數(shù)器。依次類(lèi)推，可根據(jù)計(jì)數(shù)需要選取芯片數(shù)量。當(dāng)計(jì)數(shù)器容量需要采用兩塊或更多的同步集成計(jì)數(shù)器芯片時(shí)，可以采用級(jí)聯(lián)方法:將低位芯片的進(jìn)位輸出端CO端和高位芯片的計(jì)數(shù)控制端CTT或CTP直接連接，外部計(jì)數(shù)脈沖同時(shí)從每片芯片的CP端輸入，再根據(jù)要求選取上述三種實(shí)現(xiàn)任意進(jìn)制的方法之一，完成對(duì)應(yīng)電路。7/21/202393例：用兩片CT74LS161級(jí)聯(lián)成16×16進(jìn)制同步加法計(jì)數(shù)器

低位片高位片在計(jì)到1111以前，CO1＝0，高位片保持原狀態(tài)不變?cè)谟?jì)到1111時(shí)，CO1＝1，高位片在下一個(gè)CP加一②再用脈沖反饋法7/21/202394

例2：用74LS161芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器，因N=24(大于十六進(jìn)制)，故需要兩片74LS161。每塊芯片的計(jì)數(shù)時(shí)鐘輸入端CP端均接同一個(gè)CP信號(hào)，利用芯片的計(jì)數(shù)控制端CTP、CTT和進(jìn)位輸出端CO，采用直接清零法實(shí)現(xiàn)二十四進(jìn)制計(jì)數(shù)，即將低位芯片的CO與高位芯片的CTP相連,將24÷16=1……8,把商作為高位輸出,余數(shù)作為低位輸出，對(duì)應(yīng)產(chǎn)生的清零信號(hào)同時(shí)送到每塊芯片的復(fù)位端，從而完成二十四進(jìn)制計(jì)數(shù)。對(duì)應(yīng)電路如圖6.33所示。7/21/202395圖6.33用74LS161芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器7/21/202396例3：用兩片74LS161級(jí)聯(lián)成五十進(jìn)制計(jì)數(shù)器00100011實(shí)現(xiàn)從00000000到00110001的50進(jìn)制計(jì)數(shù)器十進(jìn)制數(shù)50對(duì)應(yīng)的二進(jìn)制數(shù)為001100107/21/202397例4．組成數(shù)字鐘計(jì)數(shù)顯示電路通常數(shù)字鐘需要一個(gè)精確的時(shí)鐘信號(hào)，一般采用石英晶體振蕩器產(chǎn)生，經(jīng)分頻后得到周期為1秒的脈沖信號(hào)CP。圖6-41數(shù)字鐘“秒”計(jì)數(shù)、譯碼、顯示電路個(gè)位十進(jìn)制×十位六進(jìn)制＝六十進(jìn)制加法計(jì)數(shù)器進(jìn)位信號(hào)BCD-七段顯示譯碼器7448，輸出為高電平有效。選共陰型數(shù)碼管BS201。7/21/2023986.5同步時(shí)序邏輯電路的設(shè)計(jì)目的與要求： 1.掌握同步時(shí)序電路的設(shè)計(jì)方法(用SSI觸發(fā)器，16進(jìn)制以?xún)?nèi))2.通過(guò)舉例、做練習(xí)掌握方法。重點(diǎn)與難點(diǎn)： 1.同步時(shí)序電路的狀態(tài)設(shè)定、狀態(tài)化簡(jiǎn)、狀態(tài)分配2.同步時(shí)序電路設(shè)計(jì)中驅(qū)動(dòng)方程的求解3.能否自啟動(dòng)的判斷7/21/202399課程內(nèi)容

7/21/2023100課程內(nèi)容

7/21/2023101課程內(nèi)容

7/21/2023102課程內(nèi)容

7/21/2023103課程內(nèi)容

7/21/2023104課程內(nèi)容

7/21/2023105課程內(nèi)容

動(dòng)畫(huà)7/21/2023106課程內(nèi)容

7/21/2023107課程內(nèi)容

7/21/2023108課程內(nèi)容

動(dòng)畫(huà)7/21/2023109課程內(nèi)容

7/21/2023110作業(yè)題1、5.122、5.133、5.147/21/20231116.6時(shí)序邏輯電路設(shè)計(jì)舉例7/21/2023112同步時(shí)序電路的設(shè)計(jì)步驟時(shí)序邏輯問(wèn)題狀態(tài)圖或狀態(tài)表狀態(tài)編碼驅(qū)動(dòng)方程輸出方程邏輯電路圖選定器件類(lèi)型自啟動(dòng)檢查邏輯抽象7/21/2023113例1：設(shè)計(jì)一個(gè)同步四進(jìn)制（模4）可逆計(jì)數(shù)器解：設(shè)X為加法/減法計(jì)數(shù)器的選擇控制端，模4需2個(gè)觸發(fā)器，選JK觸發(fā)器。根據(jù)題意的狀態(tài)圖為：

S0S1S2S3X/0/0/0/0/1/1/1/1/7/21/2023114J0=K0=17/21/20231157/21/2023116例2：自動(dòng)投幣售貨機(jī)控制電路的設(shè)計(jì)設(shè)計(jì)要求：（1）設(shè)計(jì)一個(gè)自動(dòng)投幣售貨機(jī)的控制電路，它的投幣口每次只能投入一枚五角或一元的硬幣。（2）售貨機(jī)在投入一元五角硬幣后自動(dòng)給出一杯飲料；投入二元硬幣后，在給出飲料的同時(shí)找回一枚五角的硬幣。7/21/2023117

根據(jù)題意的要求，可得到邏輯框圖如下：圖中Y，X分別表示1元和五角硬幣的輸入，S表示貨物送出的信號(hào)，P表示找回的零錢(qián)。7/21/2023118設(shè)計(jì)步驟：（1）邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖。設(shè)投幣信號(hào)Y、X為輸入邏輯變量，投入時(shí)為1，未投入時(shí)為0。設(shè)給出飲料和找錢(qián)為兩個(gè)輸出變量（S、P)，給出飲料時(shí)S=1，找回一枚五角硬幣時(shí)P=1。注意：設(shè)傳感器產(chǎn)生的投幣信號(hào)在電路轉(zhuǎn)入新?tīng)顟B(tài)的同時(shí)也隨之消失。7/21/2023119設(shè)投幣前電路的初始狀態(tài)為S0。

在S0態(tài)時(shí)，投入五角硬幣后轉(zhuǎn)到S1態(tài)。若投入一元硬幣后轉(zhuǎn)到S2態(tài)。在S1態(tài)時(shí)，再投入五角的硬幣后轉(zhuǎn)到S2態(tài)。若投入一元硬幣后轉(zhuǎn)到S0態(tài)。同時(shí)輸出飲料（S=1），但不找錢(qián)（P=0）。在S2態(tài)時(shí)，再投