數(shù)字電子技術(shù)第二章邏輯門電路

數(shù)字電子技術(shù)第二章邏輯門電路第1頁，課件共33頁，創(chuàng)作于2023年2月

CL的充、放電過程均需經(jīng)歷一定的時間，必然會增加輸出電壓O波形的上升時間和下降時間，導(dǎo)致基本的BJT反相器的開關(guān)速度不高。若帶電容負(fù)載故需設(shè)計有較快開關(guān)速度的實用型TTL門電路。

引言第2頁，課件共33頁，創(chuàng)作于2023年2月輸出級T3、D、T4和Rc4構(gòu)成推拉式的輸出級。用于提高開關(guān)速度和帶負(fù)載能力。中間級T2和電阻Rc2、Re2組成，從T2的集電極和發(fā)射極同時輸出兩個相位相反的信號，作為T3和T4輸出級的驅(qū)動信號；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

負(fù)載

Re2

1KW

VCC(5V)

輸入級

中間級輸出級

1.電路組成輸入級T1和電阻Rb1組成。用于提高電路的開關(guān)速度一.標(biāo)準(zhǔn)生產(chǎn)工藝的TTL非門的工作原理第3頁，課件共33頁，創(chuàng)作于2023年2月2.TTL反相器的工作原理（邏輯關(guān)系、性能改善）

（1）當(dāng)輸入為低電平（I

=0.3V）T1深度飽和截止導(dǎo)通導(dǎo)通截止飽和低電平T4D4T3T2T1輸入高電平輸出T2、

T3截止，T4、D導(dǎo)通第4頁，課件共33頁，創(chuàng)作于2023年2月（2）當(dāng)輸入為高電平（I=3.6V）T2、T3飽和導(dǎo)通T1:倒置的放大狀態(tài)。T4和D截止。使輸出為低電平.vO=vC3=VCES3=0.3V第5頁，課件共33頁，創(chuàng)作于2023年2月輸入A輸出L0110邏輯真值表

邏輯表達(dá)式

L=A

飽和截止T4低電平截止截止飽和倒置工作高電平高電平導(dǎo)通導(dǎo)通截止飽和低電平輸出D4T3T2T1輸入第6頁，課件共33頁，創(chuàng)作于2023年2月(一)電壓傳輸特性曲線：Vo=f（Vi）二.TTL非門的電壓傳輸特性曲線和電路參數(shù)截止區(qū)過渡區(qū)飽和區(qū)第7頁，課件共33頁，創(chuàng)作于2023年2月(二)從電壓傳輸特性曲線上可以得出的電路參數(shù)1.輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V。2.標(biāo)準(zhǔn)輸出高電平USH_——

產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。3.輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V。４.標(biāo)準(zhǔn)輸出低電平USL——產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V第8頁，課件共33頁，創(chuàng)作于2023年2月５.輸入低電壓的上限VIL（max）(關(guān)門電平電壓VOFF)——是指輸出電壓下降到VOH（min）時對應(yīng)的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊中常稱為輸入低電平電壓，用VIL（max）表示。產(chǎn)品規(guī)定VIL（max）=0.8V。6.輸入高電壓的下限VIH（min）(開門電平電壓VON)——是指輸出電壓下降到VOL（max）時對應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊中常稱為輸入高電平電壓，用VIH（min）表示。產(chǎn)品規(guī)定VIH（min）=2V。第9頁，課件共33頁，創(chuàng)作于2023年2月7.閾值電壓Vth——電壓傳輸特性的過渡區(qū)所對應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。近似地：Vth≈VOFF≈VON即Vi＜Vth，非門關(guān)門，輸出高電平；Vi＞Vth，非門開門，輸出低電平。Vth又常被形象化地稱為門檻電壓。Vth的值為1.3V～1.４V。第10頁，課件共33頁，創(chuàng)作于2023年2月輸入低電平噪聲容限(最大允許正向干擾電壓)

VNL＝VIL(max)-VOL（max）＝0.8V-0.4V＝0.4V輸入高電平噪聲容限(最大允許負(fù)向干擾電壓)

VNH＝VOH（min）-VIH(min)＝2.4V-2.0V＝0.4VTTL門電路的輸出高低電平不是一個值，而是一個范圍。同樣，它的輸入高低電平也有一個范圍，即當(dāng)電路受到干擾時，電路輸入電平所允許的波動范圍，稱為噪聲容限。8.噪聲容限電壓第11頁，課件共33頁，創(chuàng)作于2023年2月三.輸入特性和從其上可以得出的參數(shù)（一）標(biāo)準(zhǔn)生產(chǎn)工藝的TTL非門的輸入特性曲線輸入特性曲線是研究輸入電壓與輸入電流之間關(guān)系的曲線。第12頁，課件共33頁，創(chuàng)作于2023年2月1.輸入低電平電流IIL——是指當(dāng)門電路的輸入端接低電平時，從門電路輸入端流出的電流?？梢运愠觯寒a(chǎn)品規(guī)定IIL＜1.6mA。（二）從標(biāo)準(zhǔn)生產(chǎn)工藝的TTL非門輸入特性曲線上可以得出的參數(shù)第13頁，課件共33頁，創(chuàng)作于2023年2月2.輸入高電平電流IIH——是指當(dāng)門電路的輸入端接高電平時，流入輸入端的電流。由于βi的值遠(yuǎn)小于1，所以IIH的數(shù)值比較小，產(chǎn)品規(guī)定：IIH＜40uA。T1倒置的放大狀態(tài)：這時IIH=βiIB1，βi為倒置放大的電流放大系數(shù)。第14頁，課件共33頁，創(chuàng)作于2023年2月五、TTL非門的輸入負(fù)載特性和從其上可以得出的參數(shù)

（一）TTL非門的輸入負(fù)載特性1.當(dāng)Ri很小時VI很小，相當(dāng)于輸入是低電平，此時三極管T3截止，輸出為高電平。2.當(dāng)Ri很大時，VI的極限值為1.4V第15頁，課件共33頁，創(chuàng)作于2023年2月（二）從TTL非門的輸入負(fù)載特性上可以得出的參數(shù)1．關(guān)門電阻ROFF當(dāng)Ri的值使VI=VIL（max），即輸入低電平的上限，這時的Ri定義為關(guān)門電阻ROFF，之所以叫關(guān)門電阻，是因為輸出級的三極管T3截止，處于關(guān)門狀態(tài)。2．開門電阻RON當(dāng)Ri的值使VI=

1.4V，VB1就會升高到2.1V，使T3飽和，這時的Ri定義為開門電阻，之所以叫開門電阻，是因為輸出級的三極管T3飽和，處于開門狀態(tài)。第16頁，課件共33頁，創(chuàng)作于2023年2月

(一)灌電流負(fù)載當(dāng)驅(qū)動門輸出低電平時，電流從負(fù)載門灌入驅(qū)動門。當(dāng)負(fù)載門的個數(shù)增加，灌電流增大，會使T3脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IoL(max)，產(chǎn)品規(guī)定I0L(max)=16mA。由此可得出:NOL稱為輸出低電平時的扇出系數(shù)。1.扇入數(shù):取決于它的輸入端的個數(shù)

2.扇出數(shù):帶同類門的數(shù)量分灌電流和拉電流五、TTL非門的帶負(fù)載能力第17頁，課件共33頁，創(chuàng)作于2023年2月

（二）拉電流負(fù)載

NOH稱為輸出高電平時的扇出系數(shù)。產(chǎn)品規(guī)定IOH=0.4mA。由此可得出：當(dāng)驅(qū)動門輸出高電平時，電流從驅(qū)動門拉出,流至負(fù)載門的輸入端。

拉電流增大時，RC4上的壓降增大，會使輸出高電平降低。因此，把允許拉出輸出端的電流定義為輸出高電平電流I0H(max)。一般NOL≠NOH，常取兩者中的較小值作為門電路的扇出系數(shù)，用No表示。第18頁，課件共33頁，創(chuàng)作于2023年2月例查得基本的TTL與非門7410的參數(shù)如下：IoL＝16mA，IIL＝－1.6mA，IoH＝0.4mA，IIH＝0.04mA.試計算其帶同類門時的扇出數(shù)。解：(1)低電平輸出時的扇出數(shù) (2)高電平輸出時的扇出數(shù)若NOH≠NOH，則取較小的作為電路的扇出數(shù)。第19頁，課件共33頁，創(chuàng)作于2023年2月六.傳輸延遲時間tpd導(dǎo)通延遲時間tPHL——從輸入波形上升沿的中點到輸出波形下降沿的中點所經(jīng)歷的時間。截止延遲時間tPLH——從輸入波形下降沿的中點到輸出波形上升沿的中點所經(jīng)歷的時間。與非門的傳輸延遲時間tpd是tPHL和tPLH的平均值。即

一般TTL與非門傳輸延遲時間tpd的值為幾納秒～十幾個納秒。第20頁，課件共33頁，創(chuàng)作于2023年2月七、1.功耗分為靜態(tài)和動態(tài)。靜態(tài)功耗指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時的功耗動態(tài)功耗是在門的狀態(tài)轉(zhuǎn)換的瞬間的功耗。對于TTL門電路來說，靜態(tài)功耗是主要的。2.延時功耗積DP=tpdPD是一綜合性的指標(biāo)，用DP表示,其單位為焦耳。DP的值愈小，表明它的特性愈接于理想情況。第21頁，課件共33頁，創(chuàng)作于2023年2月(一)TTL與非門電路多發(fā)射極BJT

T1e

e

bc

eeb

cA&

BAL=B八.其他邏輯功能的TTL門電路1.電路第22頁，課件共33頁，創(chuàng)作于2023年2月2.TTL與非門電路的工作原理

任一輸入端為低電平時:TTL與非門各級工作狀態(tài)IT1T2T4T3O輸入全為高電平(3.6V)倒置使用的放大狀態(tài)飽和截止飽和低電平（0.2V）輸入有低電平(0.2V)深飽和截止放大截止高電平（3.6V）當(dāng)全部輸入端為高電平時：輸出低電平輸出高電平第23頁，課件共33頁，創(chuàng)作于2023年2月(二)TTL或非門

若A、B中有一個為高電平:若A、B均為低電平:T2A和T2B均將截止，T3截止。T4，D導(dǎo)通輸出為高電平。T2A或T2B將飽和，T3飽和，T4截止，輸出為低電平。邏輯表達(dá)式第24頁，課件共33頁，創(chuàng)作于2023年2月vOHvOL輸出為低電平的邏輯門輸出級的損壞九.集電極開路(OC)的TTL門電路（一）普通的TTL門電路輸出端直接相連的后果在工程實踐中，有時需要將幾個門的輸出端并聯(lián)使用，以實現(xiàn)與邏輯，稱為線與。第25頁，課件共33頁，創(chuàng)作于2023年2月(二)集電極開路與非門電路1.使用時的外電路連接2.邏輯功能L=ABVCC3.國標(biāo)符號第26頁，課件共33頁，創(chuàng)作于2023年2月（三）集電極開路的TTL門電路可以實現(xiàn)線與運(yùn)算第27頁，課件共33頁，創(chuàng)作于2023年2月1.當(dāng)輸出高電平時，RP不能太大。太大會影響開關(guān)速度；另外，在RP上壓降變大，使輸出下降，RP為最大值時要保證輸出電壓為VOH（min），(四)OC門進(jìn)行線與時，外接上拉電阻RP的選擇：Rp(max)=

第28頁，課件共33頁，創(chuàng)作于2023年2月(四)OC門進(jìn)行線與時，外接上拉電阻RP的選擇：（2）當(dāng)輸出低電平時，RP不能太小限流，RP為最小值時要保證輸出電壓為VOL（max），RP（min）＜RP＜RP（max）第29頁，課件共33頁，創(chuàng)作于2023年2月由于OC門輸出不是推拉式(Totem)結(jié)構(gòu)，省去了有源負(fù)載，帶負(fù)載能力下降RP選擇受到限制不能太小，影響工作速度第30頁，課件共33頁，創(chuàng)作于2023年2月（一）三態(tài)輸出門的結(jié)構(gòu)及工作原理1.當(dāng)EN=0時，G輸出為1，D1截止，相當(dāng)于一個正常的二輸入端與非門，稱為正常工作狀態(tài)。2.當(dāng)EN=1時，G輸出為0，T4、T3都截止。這時從輸出端L看進(jìn)去，呈現(xiàn)高阻，稱為高阻態(tài)，或禁止態(tài)。十.TTL三態(tài)輸出門電路CS數(shù)據(jù)輸入端輸出端LAB00010111011101××高阻第31頁，課件共33頁，創(chuàng)作于2023年2月三態(tài)門在計算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。1.組成單向總線，實現(xiàn)信號的分時單向傳送.2.組成雙向總線，實現(xiàn)信號的分時雙向傳送。（二）三態(tài)門的應(yīng)用第32頁，