電子技術基礎數(shù)字部分第二章邏輯門電路經(jīng)典課件

第二章邏輯門電路重點:1、正確理解TTL非門的電路結構和工作原理；2、掌握TTL（與）非門的電壓傳輸特性曲線；3、熟悉TTL邏輯門的主要參數(shù)；4、掌握典型門電路（OC門、三態(tài)門、傳輸門等）的邏輯功能及其應用；5、熟練掌握CMOS門電路的正確使用；

6、掌握CMOS傳輸門的工作原理；難點:1、灌電流負載與拉電流負載對邏輯電平的影響；2、非門的電壓傳輸特性曲線；3、TTL門電路的外特性（靜態(tài)輸入、輸出特性、輸入端負載特性）的理解；4、典型門電路的邏輯功能分析；

課后練習:P122_3.1.5、P124_3.2.26學時邏輯門電路概述

第一節(jié)一、(數(shù)字)集成門電路按結構組成雙極型數(shù)字集成電路單極型數(shù)字集成電路TTL門74系列→74H系列→74L系列→74S系列CMOS門：發(fā)展歷史

4000系列、4000B系列

74HC系列、74HCT系列74VHC系列、74VHCT系列

74LVC系列、74AUC系列

74LS系列→74AS系列→74ALS系列→74F系列

TTL（transistor-transistorlogic）門電路是指輸入端和輸出端 均采用雙極型晶體管的電路。ECL門：基本器件是差分對管，BJT不工作在飽和區(qū)，速度 快而功耗高，不適宜制作大規(guī)模集成電路。

NMOS門：工藝復雜，正電源工作

PMOS門：結構簡單，速度低，負電源工作分立元件門電路不在使用，廣泛使用的則是集成門電路。所謂集成門電路是指邏輯電路的所有元件和連線均制作在同一塊半導體基片上，具有可靠性高、微型化等特點。根據(jù)一定面積的半導體基片上包含元件的數(shù)量（集成度）集成電路可劃分為：小規(guī)模集成電路SSI（SmallScaleIntegration）——幾十個門中規(guī)模集成電路MSI（MediumScaleIntegration）——幾百個門大規(guī)模集成電路LSI（LargeScaleIntegration）——上千個門超大規(guī)模集成電路VLSI（VeryLargeScaleIntegration）——上萬個門二、TTL與CMOS邏輯門電路技術參數(shù)

41.2 20 10.3

9 2 200.70.3

13 0.39≥20 2.9 0.7

100.56≥20 1.4 1.4

tpd/nsPD/mW NO

VNH/V VNL/V平均傳輸延遲時間 功耗 扇出數(shù) 噪聲容限2～64.5～5.5VDD/VCC/V電源電壓0.50.5

0.10.33

0.10.33CMOS負載

TTL負載VOL(max)/V0.8 30.82.7

0.8 4.93.84

1.5 4.93.84

VIL(max)/V

CMOS負載VOH(min)/VTTL負載2223.5VIH(min)/V輸入/輸出 電壓880.02 40.02 4CMOS負載

TTL負載IOL(max)/mA

0.02－0.1－0.4

0.02－0.4－0.4

0.001－0.001

－0.02

－4

0.001－0.001

－0.02

－4

IIH(max)/mA IIL(max)/mA

CMOS負載IOH(max)/mATTL負載輸入/輸出 電流74LSTTL 74ALS

CMOS74HC74HCT參數(shù)注意：54系列與74系列產(chǎn)品基本相同，只是54系列為軍用品，適用溫度范圍更寬而已。第二節(jié)半導體器件的開關特性一、二極管的開關特性

表現(xiàn)在：正向?qū)ㄅc反向截止兩種不同狀態(tài)之間的轉換過程。

1、二極管的開通時間——二極管從截止轉為正向?qū)ㄋ枰臅r間。

PN結在正向偏置時，勢壘區(qū)迅速變窄，有利于多子的擴散，正向電阻很小，且正向壓降很 ?。s0.7V），開通時間短，對二極管的開關速度的影響很小，可忽略不計。

2、二極管的反向恢復時間——二極管從正向?qū)ㄞD為反向截止所經(jīng)歷的時間。

二極管在開關轉換過程中出現(xiàn)的反向恢復過程實質(zhì)上是由于電荷存儲效應所引起的。

反向恢復時間就是存儲電荷消失所需要的時間。

可見，影響二極管開關速度的主要因素則是電荷存儲效應。反向恢復時間極大地限制了二 極管的開關速度。產(chǎn)生反向恢復過程的原因——電荷存儲效應——即正向?qū)〞r非平衡少數(shù)載 流子積累的現(xiàn)象。3、二極管反偏時反向恢復過程——反向恢復時間tre存儲電荷逐漸消失過程——存儲時間ts； 勢壘區(qū)逐漸變寬過程——渡越時間tt；反偏時反向恢復過程

N區(qū)空穴濃度分布勢壘區(qū)

P區(qū)電子濃度分布正偏時，PN結兩側存儲電荷的分布（非平衡少子濃度分布梯度），如下圖所示。

nx4、二極管開關特性及曲線uiRVtuiVFVR0ttretstt

IR

5、關于高低電平的概念

在數(shù)字電路中，習慣采用電平的概念。電平實際上就是電位。只是電平表達的是一種狀態(tài)，低電平對應低電位，高電平對應高電位，高低電平表達相反的兩種狀態(tài)。高低電平都對應一定的電壓范圍，并不是一個固定值。在門電路中，若高電平高于其上限值，低電平低于其下限值，不僅會破壞電路的邏輯功能，而且還會造成電路器件功能性損壞。

IF

00.1IRi二、BJT的開關特性1、BJT的開關作用

典型電路如右圖所示。

VCC

RC1VCCβRC集電極飽和電流ICS≈

基極臨界飽和電流IBS=RC

CbRbVVCCuouiICS

IBS（1）BJT開關特性的分析：

BJT相當于一個由基極電流控制的無觸點開關——截止與飽和（2）BJT開關狀態(tài)的特點——判別BJT工作在飽和狀態(tài)的重要依據(jù) ①偏置特點（基極與集電極的偏置關系、集電結與發(fā)射結的偏置情形）； ②集電極電流計算（集電極與發(fā)射極之間的壓降、集電極與發(fā)射極之間的導通電阻）；（2）BJT開關特性的瞬態(tài)過程描述參數(shù)：①延遲時間所需要的時間；td——偏置有效時集電極電流從0上升到0.1ICS

開始形成集電極電流。②上升時間tr——偏置有效后集電極電流從0.1ICS上升到0.9ICS所需要的時間；形成集電極電流。2、BJT的開關時間

（1）BJT開關電路的瞬態(tài)過程（波形）：

ui

0

ic0.9ICSfttstrtdt0.1ICS

0

CbRbVVCC

RCuouit③存儲時間ts——偏置消失時集電極電流從ICS下降到0.9ICS所需要的時間； 飽和越深存儲電荷越多。tf④下降時間——偏置消失后集電極電流從0.9ICS下降到0.1ICS所需要的時間；

從臨界飽和經(jīng)放大區(qū)到截止。（3）BJT的開關時間開通時間（導通傳輸時間）BJT從截止到飽和所需要的時間；ton=td+tr就是建立基區(qū)電荷時間，反映了關閉時間（截止傳輸時間）toff=ts+tf就是存儲電荷消散時間，反映了

BJT從飽和到截止所需要的時間；（4）提高BJT開關速度的措施

提高BJT開關速度的措施：改進管子內(nèi)部結構、臨界偏置、基極偏置引入加速電容。VVDD

RDuoui三、MOS管的開關作用

典型電路如下圖所示。V－VDD

RDuouiN溝道管而言：VGS＞VTN時導通；VGS＜VTN時截止；一般取VTN=2V。

P溝道管而言：VGS＜VTP時導通；VGS＞VTP時截止；一般取VTP=－2V。

MOS管開關電路的瞬態(tài)過程或波形等同于BJT開關電路的瞬態(tài)過程。第三節(jié)基本邏輯門電路

基本邏輯運算：與、或、非運算，對應基本邏輯運算的電路則有與、或、非門。一、二極管與門（ANDgate）電路

1、邏輯與：決定某件事物發(fā)生的若干條件同時具備時該事件才能發(fā)生的邏輯關系。2、與門：輸入與輸出之間實現(xiàn)與邏輯關系的電路。3、電路結構及工作原理：AB

+5V

R3.9K?V2V1VA0V

VB0VV1V2

通通

0VF5V 5V5V0V5V0.7V0.7V 5V通止止電位表

VF

0.7VA0011101001真值表

BF 00止狀態(tài)賦值通止實現(xiàn)了與邏輯功能附：狀態(tài)賦值（邏輯賦值） 習慣采用正邏輯賦值，且用符號0、1分別表示低電平、高電平； 則：用符號0、1表示輸入、輸出電平高與低的過程稱為狀態(tài)賦值。(由于大多使用的是正電源，硅管電路，則經(jīng)常使用的是正邏輯）,在TTL電路中，通常約定：高電平額定值為3V，低電平額定值為0.2V。

4、與門符號：ABF

二、二極管或門（ORgate）電路1、邏輯或：決定某件事物發(fā)生的若干條件中任一條件具備時該事件就能發(fā)生的邏輯關系。

2、或門：輸入與輸出之間實現(xiàn)或邏輯關系的電路。3、電路結構及工作原理：FBAV2

R

3.9K?V1VAVBV1V20V0V5V5V0V5V0V5V

0V4.3V4.3V4.3V止 止 通

通電位表

VFA001101010111真值表

BF止 通狀態(tài)賦值

止 通實現(xiàn)了或邏輯功能4、或門符號：F

B

綜述：二極管構成的與門、或門具有結構簡單、經(jīng)濟的特點，從原理性分析看，對邏輯關系的表達、理解相當直觀。然而二極管的正向壓降，尤其是許多二極管門電路相串聯(lián)時，會使高、低電平偏離標準數(shù)值。導致邏輯功能的錯誤，另外二極管門電路帶負載能力很差，給應用帶來了局限性。A≥1三、非門（NOTgate）電路（BJT反相器）①二極管與門、或門具有簡單、經(jīng)濟的特點，邏輯關系的表達與理解直觀；②由于二極管的正向壓降，在二極管門電路串聯(lián)時，會使高、低電平偏離標準值，導致邏輯上的錯誤；說明：③二極管門電路帶負載能力很差，給實際應用帶來局限性；④在二極管門電路基礎上引入三極管構成反相器，可消除串接時的電平偏離。也可提高帶負載能力。1、邏輯非：某件事物發(fā)生的條件與結果相反的邏輯關系。2、非門：實現(xiàn)邏輯非運算，且單端輸入單端輸出的電路。3、BJT非邏輯電路基本結構及工作原理VRbVCC

RCFA4、非門符號實現(xiàn)了非邏輯功能VAV0V5V止5V0.3V通電位表

VF0110

真值表AF1FAVRbVCCFA飽和的深度提高高電平輸入時的負向抗干擾能力；但飽和深度又降低了開關速度，增加了電路損耗；5、BJT非邏輯電路改進加速電容Cb提高低電平輸入的正向抗干擾能力?VCCR'IRCRC高電平箝位電路提高輸出的正向抗干擾能力；（低電平輸入時正向波動導致V導通，但只要仍有IQ的存在即VZ導通，仍可以保證高電平輸出）Cb的引入——提高輸入開關管的開關速度；

R'的引入——提高輸入正向抗干擾的能力；

VZ的引入——高電平箝位電路，提高正向輸出抗干擾能力；

V——飽和的深度提高輸出負向抗干擾能力；VZIQ+2.5VIRCR6、BJT非門帶負載的能力分析——兩種負載形式（1）灌電流負載——低電平輸出時，流入反相器的負載電流。結論：提高非門低電平輸出帶灌電流能力的關鍵在于加大BJT的飽和深度（受BJT飽和程度的限制）； 提高非門高電平輸出帶灌電流能力的關鍵受箝位電路（鉗位二極管與鉗位電源）的約束；（2）拉電流負載——高電平輸出時，流出反相器的負載電流。若高電平輸出，提高拉電流負載的能力受到IRC的約束及箝位電路IQ的約束；提高灌電流負

載的能力受到箝位二極管及箝位電源的約束； 總之，從提高帶負載的能力以及提高開關速度的角度出發(fā)，這種非門電路（帶電阻負載的BJT反相器）具有缺陷性。VCVCCFACbRb?VCCR'VZIQ+2.5V實際中該情形

出現(xiàn)的機遇小結論：非門高電平輸出帶拉電流能力受RC的約束及Q的約束； 非門低電平輸出帶拉電流能力受IRC的約束（有利于飽和，但加大了關閉時間即截止傳輸時間）； 若低電平輸出，拉電流負載有利于飽和（深度飽和），但加大了截止傳輸時間；要提高灌電流負 載的能力在于加大BJT的飽和深度（受BJT飽和程度的限制）；

第四節(jié)TTL邏輯門電路一、TTL門電路的基本單元——TTL反相器

1、TTL反相器的電路結構及工作原理：中間級保護電阻抬高V4管基極電位負載管輸出管（推拉式）輸出級輸入級

（中間放大且驅(qū)動互補輸出）（1）A＝1時，V1管處于發(fā)射結與集電結倒置使用放大狀態(tài)，V2、V3導通，V4截止,有F=0；（2）A＝0時，V2、V3截止，V4飽和導通，有F=1；VCCV4R2R1FAR4V1V5R3V3V2輸入級：是提高TTL門工作速度的關鍵措施；中間級：又名倒相電路，目的提高帶負載能力和提高開關速度；輸出級：推拉式輸出級（帶有源上拉activepull-up電路、圖騰柱輸出級Totempole）；2、TTL反相器的結構特點

（1）采用輸入級以提高工作速度。在A由1↘0時，V1管由倒置放大狀態(tài)轉換為放大狀態(tài)，迫使V2管基區(qū)存儲電荷消散，加速V2截止，V4導通加速V3截止。在A由0↗1時V2管的放大性能加速V3飽和。（2）采用推拉式輸出級以提高開關速度和帶負載的能力。①低電平輸出時，V4管截止，V3的集電極電流可以全部用于灌電流負載的驅(qū)動；②高電平輸出時，V3管截止，V4組成的電壓跟隨器，輸出電阻小，輸出高電平穩(wěn)定，且輸出電流全部用于拉電流負載的驅(qū)動；③對于容性負載，大大縮短了輸出管大的截止傳輸時間（V4管提供充電電流）。3、TTL反相器的電壓傳輸特性ui(V)EDCBuo(V)A0.41.12.53.60.2

0=f(ui)所謂電壓傳輸特性是指輸出電壓隨輸入電壓而變化的曲線。即uoVCCV4R2R1FAR4V1V5R3V3V2TTL反相器的電壓傳輸特性曲線大致分四段：

AB段：即截止區(qū)。輸入低電平（0.6V以下），V1、V4導通，V2、V3截止，輸出高電平（3.6V及以）。

BC段：即線性區(qū)。輸入電平在0.6V~1.3V之間，V1、V2、V3、V4均工作在放大狀態(tài)。CD段：即轉折區(qū)（過渡區(qū)）。輸入電平約1.4V，V4管趨于截止，V3管趨于飽和。DE段：即飽和區(qū)。輸入高電平（高于1.4V），V4截止，V1進入倒置放大狀態(tài)，V3飽和，輸出低電平。可見：CD段是輸出高、低電平的分界線，也是輸出管V3管是否飽和與截止的分界線?！軻ON可靠輸出低電平；即ui在CD段轉折區(qū)（過渡區(qū)）——

為了具體地表明正常工作情況下，輸入信號電平的變化的極限值，又提出了兩個概念：

關門電平VOFF：在保證輸出為額定高電平的90%的條件下允許的最大輸入低電平值。

即ui≤VOFF可靠輸出高電平；

開門電平VON：在保證輸出為額定低電平條件下允許的最小輸入高電平值。

開門電平和關門電平在使用時是很重要的兩個參數(shù)，它們反映了電路抗干擾的能力（即噪聲容限）。 習慣上形象地把轉折區(qū)對應的輸入電壓稱為閥值電壓（門檻電壓、門坎電壓）VT。嚴格地說，轉折區(qū)中點所對應的輸入電壓即為閥值電壓。 工程上閥值電壓是個重要參數(shù)，基本上認為Vi>VT時V3飽和，Vi<VT時V3截止。

4、TTL反相器的輸入/輸出特性（1）輸入特性——輸入端輸入電流與輸入電壓的關系曲線。ui(V)ii(mA)IIH

0VT規(guī)定：輸入電流ii流入V1管發(fā)射極時方向為正，流出為負。 則典型輸入特性曲線如下所示。

IIS習慣：把輸入為0V時對應的輸入電流稱為輸入短路電流IIL，對前級門電路而言，

屬于灌電流負載，直接影響前級門驅(qū)動管的飽和深度。IIH；對前級門電路而言，把高電平輸入時對應的輸入電流稱為輸入漏電流屬于拉電流負載，受前級門負載管的制約。VCCR2R1FAR4V1V5R3V4

V3V2

iiui0IL(mA)（2）輸出特性——輸出電壓與輸出電流的關系曲線。 ①高電平輸出時拉電流負載的輸出特性：輸出電壓隨IL的增加而線性下降。 注意：帶拉電流負載的能力受芯片功能的限制，一般規(guī)定高電平輸出時輸出端對地②低電平輸出時灌電流負載的輸出特性：輸出電壓隨IL的增加而線性上升。

VOL(V)

0.2

0

低電平輸出時灌電流負載輸出特性短路時間不得超過1s。

VOH(V)3.6

輸出短路電流

IOS

高電平輸出時拉電流負載輸出特性VCCR2R1AR4V1V5R3V4

V3V2iLuoF（3）輸入端負載特性——輸入端電壓與輸入端對地外接電阻的關系曲線。

分析：盡管輸入端不外接高電平，若外接電阻過大，有可能使輸入端電位達到1.4V以上，輸出低電平，即使外接電阻的數(shù)值不足以使輸出低電平，也會因輸入電平的抬高而削弱抗干擾能力。VCC

R1V1

uiRiV22Ri(kΩ)0ui(V)1.4≤VOFF（關門電平）；①Ri較小時ui隨Ri的增加而升高，為了保證穩(wěn)定輸出高電平，則必須使ui在保證輸出為額定高電平90%的條件下輸入端所允許的最大外接電阻Ri稱為關門電阻ROFF（最大輸入電阻）。實際中TTL門電路的典型數(shù)據(jù)ROFF≤0.7kΩ。②Ri較大時ui不隨Ri的增加而升高，基本維持在1.4V極限值。RON（最小輸入電阻）。

在保證輸出為額定低電平的條件下輸入端所允許的最小外接電阻Ri稱為開門電阻

實際中TTL門電路的典型數(shù)據(jù)RON≥2.5kΩ。③ROFF<Ri<RON時，門電路工作在線性區(qū)或轉折區(qū)。(R1=3KΩ,VCC=5V,VBE1=0.7V,VOFF=0.8V)VCC≈0.7kΩ

R1VOFF?Vbe1?VOFFRi≤…………稱為關門電阻。(VCC?Vbe1)≤VOFF(Ib2≈0,IC1≈0)

RiR1+Ri即：ui≈ABV1V2V3V4F00通通止止11001通通止止止止通 通1 111止通通止0真值表：ABV1V3V2V4RC4Rb1RC2LV5二、TTL與非門電路

1、結構突出特點：多射極BJT，多個并聯(lián)二極管與一個二極管“背靠背”連接，實現(xiàn)與邏 輯連接關系。

2、電路結構及工作原理

VCC0.7V2.1VRe2

實現(xiàn)了與非 邏輯功能3、多余輸入端的處理方式 一種方式是——把多余輸入端接至電源正端。（當信號輸入端輸入低電平時，多余輸入端與信號輸入端形成寄生的NPN型三極管產(chǎn)生輸入交叉漏電流。此值很小。） 另一種方式是——把多余輸入端與信號輸入端并聯(lián)使用。（雖然增加了輸入信號的驅(qū)動電流，但提高了邏輯可靠性。）三、TTL門電路的改進1、改進理由①當V1由倒置放大變?yōu)檎蝻柡蛯〞r，有利于V2管的截止，但V3管基極回路中僅有一個泄放電阻R2，在截止過程中得不到反向驅(qū)動電流，影響著截止速度； ②集成電路渴求提高工作速度，降低功耗，加強抗干擾能力以及提高集成度。VCCV4R2R1FAR4V1V5R3V3V2V4R2R1FAV1

R4V5R3V3V2R52、改進措施

（1）措施一：引入有源泄放電路（有源下拉電路（ActivePull-Down）、有源非線性電阻）。

VCC

V6

表現(xiàn)在：

①改善了電壓傳輸特性的線性區(qū)，使電壓傳輸特性幾乎不存在線性區(qū)（V3、V6在導通前相當 于原來R2開路，使得高電平輸入時V2、V3、V6幾乎同時導通）； ②大大縮短了截止傳輸時間和導通傳輸時間（R2的存在使得V3先于V6導通，且V6的存在又減輕了V3的飽和深度，則導通傳輸時間縮短；V2截止時V3過多的存儲電荷經(jīng)V6泄放，加速了V3的截止，則截止傳輸時間縮短）；肖特基三極管（2）措施二：采用抗飽和電路，即采用肖特基勢壘二極管鉗位的方法緩解BJT過飽和。

結構——由金屬鋁和N型硅半導體相接觸形成勢壘二極管；

肖特基勢壘二極管

特點——具有單向?qū)щ娦?，導通電流從鋁流向硅；開啟電壓較低約0.4～0.5V； 沒有電荷存儲效應，不會在電路中引起附加的延遲時間；

具體方法——在每個BJT的b－c結并聯(lián)一個肖特基勢壘二極管。目的使基極的過驅(qū)動電流經(jīng)并 聯(lián)二極管旁路，使集電區(qū)不注入過量的存儲電荷（即BJT處于臨界飽和）。

VCCV1

V4V3V2V5VARC2RC4Rb1Rb4RC6Rb6VBLAB

V6肖特基TTL與非門典型電路=2.4V。

四、TTL門電路的主要參數(shù)

TTL門在產(chǎn)品手冊中一般給出了以下主要技術指標：1、輸出高電平VOH——門電路輸出級呈截止狀態(tài)時（對應邏輯1狀態(tài)的輸出電壓）的輸出電壓。典型值為3.6V，產(chǎn)品規(guī)定的最小值VOHmin=0.8V2、輸出低電平VOL——門電路輸出級呈飽和狀態(tài)時（對應邏輯0狀態(tài)的輸出電壓）的輸出電壓。 典型值為0.3V，產(chǎn)品規(guī)定的最小值VOLmax=0.4V。3、輸入高電平VIH——對應于邏輯1狀態(tài)時（習慣上把VIHmin稱為開門電平VON）的輸入電壓。 典型值為3.6V，產(chǎn)品規(guī)定的最小值VIHmin=2V。

4、輸入低電平VIL——對應于邏輯0狀態(tài)時（習慣上把VILmax稱為開門電平VOFF）的輸入電壓。。

典型值為0.3V，產(chǎn)品規(guī)定的最小值VILmax

IIL——把輸入為0V時對應的輸入電流。5、輸入短路電流

6、輸入漏電流IIH——把高電平輸入時對應的輸入電流。7、噪聲容限——定量描述門電路抗干擾能力的大小。

高電平輸入噪聲容限VNH：是指在低電平輸出前提下輸入端允許的最大負向干擾幅度。

VNH=VIH?VON…………反映了允許疊加在高電平輸入上的負向噪聲電壓的最大值。

低電平輸入噪聲容限VNL：是指在高電平輸出前提下輸入端允許的最大正向干擾幅度。

VNL=VOFF?VIL…………反映了允許疊加在低電平輸入上的正向噪聲電壓的最大值。

8、扇入與扇出系數(shù) 門電路扇入系數(shù)Ni——取決于門的輸入端的個數(shù)；

=min(N,N，其中IOL是輸出低電平電流，IIL是后一級門輸入短路電流；

，其中IOH是輸出高電平電流，IIH是后一級門輸入漏電流；IOL(驅(qū)動門)IIL（負載門）

IOH(驅(qū)動門)

IIH（負載門）低電平輸出時灌電流工作情形NOL高電平輸出時拉電流工作情形NOH=

=9、平均傳輸延遲時間tpd——是表征門電路開關速度的參數(shù)。

50%ui

uotpLH定義為：從ui波形上升沿的中點到uo波形下降沿中點的延遲時間。

50%

tpHL導通傳輸時間tpHL——輸出由高電平變?yōu)榈碗娖降膫鬏斞舆t時間。平均傳輸延遲時間tpd——是導通傳輸時間與截止傳輸時間的平均值。tPHL+tPLH

2=即：tpd其典型值tpd≤50ns，產(chǎn)品規(guī)定tpd≤50ns。截止傳輸時間tpLH——輸出由低電平變?yōu)楦唠娖降膫鬏斞舆t時間。定義為：從ui波形下降沿的中點到uo波形上升沿中點的延遲時間。

（對于TTL門而言靜態(tài)功耗是主要的）動態(tài)功耗（電路狀態(tài)轉換瞬間的功耗）10、功耗 空載導通功耗PON（低電平輸出時的功耗） 靜態(tài)功耗（電路沒有狀態(tài)轉換時的功耗）截止功耗POFF（高電平輸出時的功耗）AB00

V1V3V2V6V5通通止止止V4

通F

101通止止通通止00 11 1通止止 通止止通通 通通止 止0 0真值表：五、TTL門電路的其它類型1、TTL或非門VCCLV4ABV2V1V5V3V6V7V9V8R4R2R1

R3TTL或非門R5實現(xiàn)了或非 邏輯功能2、TTL與或非門

VCCV4R1

FR2V5R3V3V2V7TTL與或非門ABCDV11V10V9V6V8V1R5R40.2VFR2R3TTL異或門V8V9V10A B V11V12R7

V6V7R6R5R43、TTL異或門

VCC0..V1

2.1V 2.1VV3

0.2V2V

0.9VV2V4V5

V13

0.2V

R12.1V4、集電極開路與非門（OC門、Open-Collector）

①OC門的由來——TTL與非門不能實現(xiàn)線與

所謂線與就是多個門的輸出端連接在一起實現(xiàn)輸出信號間與功能的接線方式。如下圖所示L并不能是L1和L2的邏輯與。

L1="1"L2="0"L=?

所謂OC門就是將門電路中推拉式輸出級的電壓跟隨器刪去后的電路。②OC門的限定符號符號“”表示集電極開路之意。VCCV4R2R1FAR4V1V5R3V3V2③OC門外接電阻（公共上拉電阻）的分析

在保證輸出低電平不高于規(guī)定值且所有負載電流全部流入唯一的導通OC門，外接電阻R不能太小（否則會燒毀該門）。m個n個VCCIIL

RIOLVCC?VOLmaxIOLmax?mIIL則：Rmin≥其中：VOLmax——OC門低電平輸出最大值；

IOLmax——OC門所允許的最大負載電流；

IIL——負載門輸入短路電流；

m——負載門輸入端的總個數(shù)；在保證輸出高電平不低于規(guī)定值時，外接電阻R不能太大（否則會低于高電平規(guī)定值）。其中：VOHmin——負載門高電平輸入最小值 （OC門高電平輸出最小值）；

IOH

——OC門截止時輸出管漏電流；

IIH

——負載門高電平輸入電流；

n

——OC門的個數(shù)；

m

——負載門輸入端的總個數(shù)；m個n個IIH

VCC

RIOH則：RmaxVCC?VOHmin

nIOH+mIIH≤三態(tài)低電平5、三態(tài)輸出與非門（三態(tài)門、三態(tài)電路、TS輸出電路、TSL門）

高電平A

BENL

高阻狀態(tài)（禁止狀態(tài)）電路結構及原理（可分析知：CS=0時呈高阻態(tài)；CS＝1時實現(xiàn)與非功能）。

VCCR4R2R1R3R5R6V7V5V3V4V2V1V8V6VCC三態(tài)與非門電路

特點——CS為片選信號輸入端（控制端、使能端、輸入許可端）三態(tài)與非門邏輯符號：典型應用——在同根導線上輪流傳送幾個不同的數(shù)據(jù)或控制信號，如74LS373。&

?ABFCS

低電平有效的三態(tài)門F=AB(CS=0)F高阻(CS=1)?高電平有效的三態(tài)門&ABCSF(CS=1)(CS=0)

F=ABF高阻第五節(jié)MOS邏輯門電路

所謂MOS門就是以MOS管作為開關元件構成的門電路。CMOS（ComplementaryMetalOxideSemiconductor）門則是以NMOS為驅(qū)動管，以PNOS為負載管構成互補型的門電路。 從邏輯功能上來講，TTL與CMOS門沒有區(qū)別；從使用上來講，CMOS門的工作速度略低于TTL門，CMOS門的功耗、抗干擾能力、以及制造工藝優(yōu)于TTL門。一、CMOS反相器1、電路結構簡化電路

驅(qū)動管（工作管）負載管（等價于驅(qū)動管的漏極電阻，比純漏極電阻更優(yōu)越）2、工作原理令：VTN=VTP=VT————開啟電壓，VDD≥VTN+VTP

A＝1時VN管導通，VP管截止，具有較大的內(nèi)阻，改善了靜態(tài)電壓傳輸特性；A＝0時VN管截止，VP管導通，具有較小的內(nèi)阻，改善了動態(tài)性能；特點：CMOS門靜態(tài)電流近似為0，靜態(tài)功耗很低，有利于提高集成度。VDDVPVNAFVDDVPVNAFVNCLA

電路具有互補對稱的性質(zhì)，兩個管子的gm值均設計較大，其導通電阻較小，這樣，高電平輸出時的充電或低電平輸出時的放電回路，其時間常數(shù)均較小。 一般CMOS反相器的平均傳輸延遲時間約為10ns。3、CMOS反相器的工作速度

CMOS反相器或CMOS門電路用于驅(qū)動其它MOS器件時，其負載的輸入阻抗是電容性 的，原理圖如下圖所示。

VDD

充電

VP放電

F二、CMOS與非門電路如圖所示。A BL

CMOS與非門特點： ①結構上，NMOS管串聯(lián)，PMOS管并聯(lián)； ②性能上，串聯(lián)管子過多會抬高低電平輸出使其應用受到制約。VP1VDD

VP2

VN1

VN2三、CMOS或非門電路如圖所示。

CMOS或非門特點： 驅(qū)動管并聯(lián)使用，不存在低電平抬高輸出的問題，使CMOS或非門應用廣泛。A BLVN1

VDD

VP1

VP2VN2VDDALV2V3V8V7V6V5V4V9V1B四、CMOS異或門X=A+BX

V10

或非門

CMOS異或門電路L=AB+X=AB+A+B=AB+AB=A⊕B五、CMOS傳輸門（因具有雙向性又名雙向開關，TG門）

所謂傳輸門（TransmissionGate）就是一種傳輸數(shù)字或模擬信號的模擬開關，且為壓控開關。1、基本電路及符號：TGCCuo/uiui/uo結構特點——均屬于增強型MOS管，因結構對稱，漏、源極可以互換。

0V≤ui≤5V;?5V≤ui≤5V。若VDD=5V，VSS=0V，則 若VDD=5V，VSS=?5V，則Vuo/uiui/uoCCVNVPVSSVDD2、原理分析：令：開啟電壓|VT|＝2V，分兩種情形討論： 若C＝0（－5V或0V）或C=1（5V）時，溝道均夾斷，相當于開關斷開； 若C＝1（5V）或C=0（－5V或0V）時（以VDD=5V,VSS=?5V為例），當ui<?2V時僅VN管導通；當?2V≤ui≤3V時VP管、VN管同時導通；當ui>3V時僅VP管導通；－2V5V3V

VN－5VVPVNVPuo/uiui/uoCCVNVPVSSVDD其特點是器件幾何尺寸小，適于制造大規(guī)模集成電路，易于使用CAD技術進行設計。六、NMOS門電路

MOS集成電路經(jīng)歷了PMOS、NMOS、CMOS過程，PMOS電路問世最早，PMOS管以空穴作為載 流子，NMOS以電子作為載流子，而空穴載流子的遷移率比電子低，所以，PMOS電路的工作速度不如

NMOS電路快，PMOS電路很少使用。

NMOS門全部由N溝道MOSFET構成，且負載管為耗盡型、驅(qū)動管為增強型。V2V1CLVDDNMOS反相器AFV2

V1CLVDDNMOS與非門FV3A

BV2CLVDDNMOS或非門AFV3

V1BV5

V6

BiCMOS反相器利用BJT的速度快和MOS功耗低各自的優(yōu)勢，互補構成門電路。V2V1七、BiCMOS門電路

VDDAFV3

V4第六節(jié)TTL電路和CMOS電路的接口邏輯門應用中的主要技術參數(shù)一、各種門電路之間的接口問題

輸入/輸出電平 傳輸延遲時間帶負載能力

噪聲容限 功率損耗TTL門與CMOS門接口的要求（1）驅(qū)動器件必須對負載器件提供灌電流最大值；（2）驅(qū)動器件必須對負載器件提供足夠大的拉電流；（3）驅(qū)動器件的輸出電壓必須處在負載器件所要求的輸入電壓范圍（包括高、低電平值）；二、CMOS門驅(qū)動TTL門1、電壓是否兼容；什么是兼容?

2、CMOS門扇出能力——提供灌電流的能力；三、TTL門驅(qū)動CMOS門

電壓是否兼容。四、邏輯門在使用中的實際問題

1、合理選擇邏輯器件及主要技術參數(shù)； 表現(xiàn)在——平均傳輸延遲時間、功耗、噪聲容限、扇出系數(shù)、帶負載能力等。

2、邏輯門之間的兼容性； 表現(xiàn)在——電平是否兼容。表現(xiàn)在——模擬地與數(shù)字地、高次諧波干擾、印制板的設計與安裝等。3、門電路帶負載問題；表現(xiàn)在——阻性負載應有限流電阻、感性負載應有續(xù)流二極管。4、多余輸入端處理問題；表現(xiàn)在——一般不允許多余輸入端懸空，最好的方法是并聯(lián)使用。5、其它；74系列集成電路的分類及區(qū)別

差別