DDS原理與應用課件

DDS原理與應用通信工程2002級李忠琦DDS原理與應用1自我介紹通信學院2002級2005全國大學生電子設計競賽一等獎通信樓527E-Mail：StanleyLee@自我介紹通信學院2002級2電子設計競賽本科階段最艱苦，收獲最大的比賽拿獎=3人能力*努力程度*意志力*團隊意識*運氣個人收獲=求知欲*努力程度*意志力*團隊意識電子設計競賽本科階段最艱苦，收獲最大的比賽3DDS簡介全稱DirectDigitalSynthesizer（直接數(shù)字合成），是從相位出發(fā)，直接采用數(shù)字技術(shù)產(chǎn)生波形的一種頻率合成技術(shù)。簡單的說就是直接查表得到每一點波形所對應的數(shù)字值。與MatLAB的stem函數(shù)相似DDS簡介全稱DirectDigitalSynthesi4MatLAB中N=[1:0.2:20]stem(N,sin(N))MatLAB中N=[1:0.2:20]5DDS與外圍系統(tǒng)虛線部分是DDS結(jié)構(gòu)內(nèi)部D/A：模數(shù)轉(zhuǎn)換器LPF：Low-PassFilter低通濾波器DDS與外圍系統(tǒng)虛線部分是DDS結(jié)構(gòu)內(nèi)部6DDS總體結(jié)構(gòu)先分部分介紹其結(jié)構(gòu)，后面會講到總體原理。DDS總體結(jié)構(gòu)先分部分介紹其結(jié)構(gòu)，后面會講到總體原理。7相位增量(PhaseIncrement)Δθ,也稱為頻率控制字，單純的無單位（不代表弧度或者角度）無符號數(shù)。相位增量(PhaseIncrement)Δθ,也稱為頻率控8相位累加器(PhaseAccumulator)由一個無符號數(shù)的加法器和一個寄存器構(gòu)成，一個時鐘周期完成一次加法運算。相位累加器(PhaseAccumulator)由一個無符號9量化器(Quantizer)完成很簡單的功能。將較高精度，較大位寬的輸入，丟棄低比特位，得到較低精度，較小位寬的輸出，直接用作后面查找表的地址。量化器(Quantizer)完成很簡單的功能。將較高精度，較10正余弦查找表

(Sine/CosineLookupTable)存放正余弦數(shù)值。在單片機應用中，可以由MatLAB產(chǎn)生，手動寫入。在FPGA中，系統(tǒng)可自動生成，也可手動寫入。正余弦查找表

(Sine/CosineLookupTab11正余弦查找表

(Sine/CosineLookupTable)舉例（隨地址空間大小的不同，數(shù)值發(fā)生相應的變化）計算公式就是Y=5000*[sin(X/16*2π)+1]00005000000169130010853600119619010010000……1100011013811110146411113087放大倍數(shù)直流偏移正余弦查找表

(Sine/CosineLookupTab12正余弦查找表

(Sine/CosineLookupTable)00005000000169130010853600119619010010000……1100011013811110146411113087正余弦查找表

(Sine/CosineLookupTab13DDS總體原理每一周期會累加上固定的相位值，然后從查找表中找到對應的數(shù)值。DDS總體原理每一周期會累加上固定的相位值，然后從查找表中找14輸出頻率計算公式輸出頻率計算公式15輸出頻率計算舉例輸出頻率計算舉例16實際應用中通常是知道系統(tǒng)工作時鐘，和要求生成的輸出頻率，需要計算相位增量。實際應用中通常是知道系統(tǒng)工作時鐘，和要求生成的輸出頻率，需要17頻率分辨率公式

(FrequencyResolution)頻率分辨率公式

(FrequencyResolution)18頻率分辨率計算頻率分辨率計算19相位抖動DDS

(PhaseDitherDDS)相位截斷DDS的頻譜相位抖動DDS

(PhaseDitherDDS)相位截20相位抖動DDS結(jié)構(gòu)隨機抖動序列發(fā)生器不適合電子設計比賽中使用相位抖動DDS結(jié)構(gòu)隨機抖動序列發(fā)生器不適合電子設計比賽中使用21相位抖動DDS頻譜相位抖動DDS頻譜22DDS設計擴展生成正余弦波時，只存放1/4個周期的波形（高2比特不作為數(shù)據(jù)位，而作為波形的選擇使用），優(yōu)點是大大節(jié)約存儲空間，但會導致計算的時間延長。使用DDS生成任意波形（三角波、方波、鋸齒波等）DDS設計擴展生成正余弦波時，只存放1/4個周期的波形（高223D/A的使用簡單介紹D/A是數(shù)模轉(zhuǎn)換器。關(guān)于它的調(diào)用，每一種具體型號有所不同。但是基本原理都是將數(shù)字信號傳送給D/A，由D/A完成轉(zhuǎn)換，輸出模擬信號。D/A的使用簡單介紹D/A是數(shù)模轉(zhuǎn)換器。關(guān)于它的調(diào)用，每一種24定時器的使用簡單介紹定時器中斷是單片機中各種中斷中的一種。簡單的說，定時器就是自動在每次設置的時間到時之后執(zhí)行定時器中斷函數(shù)。定時器需要啟動命令啟動，并需要設置每次計時的時間。定時器的使用簡單介紹定時器中斷是單片機中各種中斷中的一種。25設計實例－51單片機通過一個簡單的實例來說明設計的原理使用Atmel公司的89C51系列單片機，MSP430等單片機實現(xiàn)方法類似。目標：采用深度為256的查找表，在10KHz的數(shù)據(jù)輸出頻率下，實現(xiàn)100Hz~1KHz的正弦波輸出。設計實例－51單片機通過一個簡單的實例來說明設計的原理26步驟1通過MATLAB建立正余弦查找表f1=fopen('d:\aaa.txt','w');fprintf(f1,'%.0f,',255.5*(sin(N/256*2*pi)+1));fclose(f1)步驟1通過MATLAB建立正余弦查找表27正余弦查找表注意最前面的”code”（51用）。MSP430使用”const”。注意：表有點問題，范圍應該是從0~256.正余弦查找表注意最前面的”code”（51用）。MSP43028步驟2計算相位增量計算出相位增量，將相位累加器清零定義幾個變量通過宏定義的方式給出數(shù)據(jù)輸出時鐘和正弦波頻率注意：上式請自己推導，與課件中公式有點區(qū)別．步驟2計算相位增量計算出相位增量，將相位累加器清零定義幾個變29步驟3每一次定時器中斷輸出一個值步驟3每一次定時器中斷輸出一個值30設計實例－Xilinx公司FPGA設計一個使用100MHz時鐘產(chǎn)生10MHz正弦波設計環(huán)境使用Xilinx公司的ISE7.1使用CoreGenerator生成DDS的IPCore設計實例－Xilinx公司FPGA設計一個使用100MHz時31步驟1選擇生成新的IPCore步驟1選擇生成新的IPCore32步驟2在“Communication&Networking”-“Modulation”中選中”DirectDigitalSynthesizer5.0”步驟2在“Communication&Networki33步驟3設置必要參數(shù)產(chǎn)生正弦還是余弦工作時鐘頻率頻率分辨率頻譜純凈度步驟3設置必要參數(shù)產(chǎn)生正弦還是余弦工作時鐘頻率頻率分辨率頻34步驟4設置輸出頻率輸出正余弦波頻率查找表是可寫入或系統(tǒng)自動生成步驟4設置輸出頻率輸出正余弦波頻率查找表是可寫入或系統(tǒng)自動35步驟5設置可選參數(shù)是否使用抖動技術(shù)存儲器類型流水結(jié)構(gòu)步驟5設置可選參數(shù)是否使用抖動技術(shù)存儲器類型流水結(jié)構(gòu)36步驟6給出統(tǒng)計報告步驟6給出統(tǒng)計報告37課后練習作業(yè)因為是很基本的東西，所以請讓一組的所有同學都參與一下，不要一個人做完。開學后各組帶隊老師會檢查該組的完成情況。課后練習作業(yè)因為是很基本的東西，所以請讓一組的所有同學都參與38題目使用51單片機（Keil環(huán)境）編寫DDS產(chǎn)生正弦波的程序（單片機工作頻率16MHz）基本要求：在10KHz的D/A數(shù)據(jù)輸出頻率下，產(chǎn)生100Hz~1KHz的正弦波輸出。要寫出完整的程序，包括定時器的初始化和調(diào)用。D/A的輸出部分不要求，可以調(diào)用函數(shù)如VoidSend_to_DA(unsignedcharsend_value)DA輸出函數(shù)體內(nèi)部不要求寫。正弦表深度為512.輸出正弦波頻率通過宏定義變量給入即可，不要求輸入的函數(shù)。題目使用51單片機（Keil環(huán)境）編寫DDS產(chǎn)生正弦波的程序39題目發(fā)展要求：1、存儲表只存放1/4個周期的正弦函數(shù)，完成正弦函數(shù)的輸出2、能夠同時輸出三角波和正