補(bǔ)充課件-中央處理器

計算機(jī)組成原理

教材：白中英，計算機(jī)組成原理（第四版），科學(xué)出版社課程設(shè)計的要求課程設(shè)計：期中測驗(yàn)之后啟動，第16周完成。選題：課程知識體系內(nèi)任何知識點(diǎn)實(shí)現(xiàn)：建議采用HDL，可以不受此限制，允許自行選擇。成果遞交：模擬實(shí)現(xiàn)（包括試驗(yàn)過程數(shù)據(jù)）、論文（單獨(dú)完成），第16周全部完成。組隊：允許個人或組隊（一般不超過3人），但要明確分工，論文單獨(dú)完成評分標(biāo)準(zhǔn)：符合知識體系要求，驗(yàn)證通過，達(dá)到基本要求，及格；選題有一定難度，中等；論文描述較好，良好；有創(chuàng)新，有理論或?qū)嵱脜⒖家饬x，優(yōu)秀中央處理器

5.1CPU的功能和組成5.7傳統(tǒng)CPU5.2

指令周期5.8流水CPU5.3時序產(chǎn)生器和控制方式5.9RISCCPU5.4微程序控制器5.10多媒體CPU

5.5微程序設(shè)計技術(shù)5.11中斷邏輯5.6硬布線控制器5.12流水技術(shù)5.1CPU的功能和組成

現(xiàn)代計算機(jī)所遵循的仍然是馮.諾依曼的“存儲程序、程序控制”思想

程序告訴計算機(jī)：應(yīng)該逐步執(zhí)行什么操作；在什么地方找到用來操作的數(shù)據(jù)，結(jié)果存到何處等

中央處理器是控制計算機(jī)自動完成取出指令和執(zhí)行指令任務(wù)的部件。它是計算機(jī)的核心部件，通常簡稱為CPU（CentralProcessingUnit）5.1.1CPU的功能

★指令控制

保證機(jī)器按程序規(guī)定的順序取出執(zhí)行★操作控制

CPU產(chǎn)生每條指令所對應(yīng)的操作信號，并把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動作★時間控制

對各種操作的實(shí)施時間進(jìn)行定時★數(shù)據(jù)加工

對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理CPU結(jié)構(gòu)框圖前面（第二章）已對運(yùn)算器內(nèi)容做了詳細(xì)討論，本章主要介紹剩余的三個部分內(nèi)容：內(nèi)部寄存器、控制單元、中斷系統(tǒng)5.1.2CPU的基本組成

控制器完成對整個計算機(jī)系統(tǒng)操作的協(xié)調(diào)與指揮。

(1)控制機(jī)器從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置；

(2)對指令進(jìn)行譯碼，并產(chǎn)生相應(yīng)的操作控制信號，送往相應(yīng)的部件，啟動規(guī)定的動作；

(3)指揮并控制CPU、內(nèi)存與輸入/輸出（I/O）設(shè)備之間數(shù)據(jù)流動的方向運(yùn)算器是數(shù)據(jù)加工處理部件，所進(jìn)行的全部操作由控制器發(fā)出的控制信號指揮

(1)執(zhí)行所有的算術(shù)運(yùn)算；

(2)執(zhí)行所有的邏輯運(yùn)算，并進(jìn)行邏輯測試5.1.3

CPU中的主要寄存器

數(shù)據(jù)緩沖寄存器（DR）暫時存放由內(nèi)存讀出或?qū)懭氲闹噶罨驍?shù)據(jù)字指令寄存器（IR）保存當(dāng)前正在執(zhí)行的一條指令程序計數(shù)器（PC）確定下一條指令的地址地址寄存器（AR）保存當(dāng)前CPU所訪問的內(nèi)存單元的地址累加寄存器（AC）最常使用的一個通用寄存器狀態(tài)條件寄存器（PSW）保存由算術(shù)和邏輯指令的結(jié)果建立的各種條件碼5.1.4操作控制器與時序產(chǎn)生器

操作控制器在各寄存器之間建立數(shù)據(jù)通路（傳送信息的通路）操作控制器的功能:就是根據(jù)指令操作碼和時序信號，產(chǎn)生各種操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制硬布線控制器微程序控制器時序產(chǎn)生器產(chǎn)生并發(fā)出計算機(jī)所需要的時序控制信號5.2

指令周期—讀取指令指令地址送入主存地址寄存器讀主存，讀出內(nèi)容送入指定的寄存器—分析指令—按指令規(guī)定內(nèi)容執(zhí)行指令不同指令的操作步驟數(shù)和具體操作內(nèi)容差異很大—檢查有無中斷請求若無，則轉(zhuǎn)入下一條指令的執(zhí)行過程形成下一條指令地址

指令的執(zhí)行過程取指令執(zhí)行指令5.2.1指令周期的基本概念

指令周期

:

CPU從內(nèi)存取出一條指令并執(zhí)行完這條指令的時間總和CPU周期

:

又稱機(jī)器周期（總線周期），CPU訪問內(nèi)存所花的時間較長，因此用CPU從內(nèi)存讀取一條指令字的所需的最短時間來定義

時鐘周期

:

通常稱為節(jié)拍脈沖或T周期。一個CPU周期包含若干個時鐘周期T

相互關(guān)系：

1個指令周期=若干個CPU周期

1個CPU周期=若干T周期

取指時間＋執(zhí)行指令時間控制單元CU和中斷系統(tǒng)指令周期的基本概念指令周期定義示意各種指令周期的比較具有間接周期的指令周期指令周期·CPU周期·

時鐘周期表5-1列出了由6條指令組成的一個簡單程序，這6條指令包括RR型指令、RS型指令；既有算術(shù)邏輯指令，又有訪內(nèi)指令，還有程序轉(zhuǎn)移指令，由此可以進(jìn)一步了解指令的執(zhí)行周期MOV指令的指令周期1.取指周期

假定表5.1的程序已裝入指存，因而在此階段內(nèi)，CPU的動作如下：2.執(zhí)行指令階段5.2.3

LAD指令的指令周期

一個CPU周期一個CPU周期取指令階段執(zhí)行指令階段開始取指令PC+1對指令譯碼送操作數(shù)地址取下條指令PC+1取出操作數(shù)執(zhí)行加操作一個CPU周期LAD指令的執(zhí)行周期STO指令的指令周期

一個CPU周期一個CPU周期取指令階段執(zhí)行指令階段開始取指令PC+1對指令譯碼送操作數(shù)地址取下條指令PC+1取出操作數(shù)執(zhí)行加操作一個CPU周期JMP指令的指令周期JMP指令執(zhí)行周期5.2.7用方框圖語言表示指令周期5.3

時序產(chǎn)生器和控制方式

用二進(jìn)制碼表示的指令和數(shù)據(jù)都放在內(nèi)存里，那么CPU是怎樣識別出它們是數(shù)據(jù)還是指令呢?

從時間上來說:取指令事件發(fā)生在指令周期的第一個CPU周期中，即發(fā)生在“取指令”階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后面幾個CPU周期中，即發(fā)生在“執(zhí)行指令”階段。

從空間上來說:如果取出的代碼是指令，那么一定經(jīng)DR送往指令寄存器IR，如果取出的代碼是數(shù)據(jù)，那么一定送往運(yùn)算器。時間控制對計算機(jī)來說是非常重要的！5.3.1時序信號的作用和體制

計算機(jī)的協(xié)調(diào)動作需要時間標(biāo)志，而且需要采用多級時序體制。而時間標(biāo)志則用時序信號來體現(xiàn)。

硬布線控制器中，時序信號往往采用主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖三級體制。主狀態(tài)周期（指令周期）：包含若干個節(jié)拍周期，可以用一個觸發(fā)器的狀態(tài)持續(xù)時間來表示節(jié)拍電位（機(jī)器周期）：表示一個CPU周期的時間，包含若干個節(jié)拍脈沖節(jié)拍脈沖（時鐘周期）：表示較小的時間單位

微程序控制器中，時序信號則一般采用節(jié)拍電位-節(jié)拍脈沖二級體制。節(jié)拍脈沖節(jié)拍電位1主狀態(tài)周期節(jié)拍電位2主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖數(shù)據(jù)準(zhǔn)備好后，以電位的方式送觸發(fā)器控制信號來到后，用一個脈沖信號把數(shù)據(jù)裝入觸發(fā)器數(shù)據(jù)：電位控制信號：脈沖節(jié)拍電位-節(jié)拍脈沖

IORQMREQRDWET1T2T3T4

IORQ°MREQ°RD°WE°T1°T2°T3°T4°MERQ’IORQ’RD’WR’Φ提供頻率穩(wěn)定且電平匹配的方波時鐘脈沖信號由石英晶體振蕩器組成產(chǎn)生一組有序的間隔相等或不等的脈沖序列啟動停機(jī)5.3.2時序信號產(chǎn)生器

啟?？刂七壿嫻?jié)拍脈沖和讀寫時序譯碼邏輯環(huán)形脈沖發(fā)生器時鐘脈沖源時序產(chǎn)生器

(1/4)一、

概念

1、時序部件：計算機(jī)的機(jī)內(nèi)時鐘。它用其產(chǎn)生的周期狀態(tài)，節(jié)拍電位及時標(biāo)脈沖去對指令周期進(jìn)行時間劃分，刻度和標(biāo)定。

2、指令周期：在計算機(jī)中從指令的讀取到指令的執(zhí)行完成，執(zhí)行一條指令所需要的時間，稱為指令周期。 指令周期通常由若干個CPU周期來表示，CPU周期也稱為機(jī)器周期。由于CPU內(nèi)部的操作速度較快，而CPU訪問一次內(nèi)存所花的時間較長，通常用存儲周期為基礎(chǔ)來規(guī)定CPU周期。時序產(chǎn)生器

(2/4)二、3級時序信號1、周期（1）在一個控制階段內(nèi)均持續(xù)起作用的信號；（2）通常用周期狀態(tài)寄存器來標(biāo)志和指明某某周期控制；（3）指令周期可分為取指周期、分析周期、執(zhí)行周期。2、節(jié)拍（1）把一個機(jī)器周期分成若干個相等的時間段，每一個時間段對應(yīng)一個電位信號，稱節(jié)拍電位；（2）一般都以能保證ALU進(jìn)行一次運(yùn)算操作作為一拍電位的時間寬度。

3、時標(biāo)工作脈沖（1）

及時改變標(biāo)志狀態(tài)；（2）

時標(biāo)脈沖的寬度一般為節(jié)拍電位寬度的1/N，只要能保證所有的觸發(fā)器都能可靠地，穩(wěn)定地翻轉(zhuǎn)即可。時序產(chǎn)生器

(3/4)三、3級時序信號的關(guān)系1、一臺計算機(jī)機(jī)內(nèi)的控制信號一般均由若干個周期狀態(tài)，若干個節(jié)拍電位及若干個時標(biāo)脈沖這樣3級控制時序信號定時完成。2、3級控制時序信號的寬度均成正整數(shù)倍同步關(guān)系。周期狀態(tài)之間，節(jié)拍電位之間，時標(biāo)脈沖之間既不容許有重疊交叉，又不容許有空白間隙，應(yīng)該是能一個接一個地準(zhǔn)確連接，一個降落另一個升起而準(zhǔn)確切換的同步信號。時序產(chǎn)生器

(4/4)圖6-7三級時序系統(tǒng)時標(biāo)脈沖節(jié)拍周期CPU的控制方式

(1/4)控制器的控制方式：形成控制不同微操作序列的時序控制信號的方法?？刂品绞降姆诸悾和娇刂品绞疆惒娇刂品绞酵惒铰?lián)合控制方式CPU的控制方式

(2/4)一、同步控制方式1、含義：又稱為固定時序控制方式或無應(yīng)答控制方式。任何指令的執(zhí)行或指令中每個微操作的執(zhí)行都受事先安排好的時序信號的控制。2、每個周期狀態(tài)中產(chǎn)生統(tǒng)一數(shù)目的節(jié)拍電位及時標(biāo)工作脈沖。3、以最復(fù)雜指令的實(shí)現(xiàn)需要為基準(zhǔn)。4、優(yōu)點(diǎn)：設(shè)計簡單，操作控制容易實(shí)現(xiàn)。缺點(diǎn)：效率低。CPU的控制方式

(3/4)二、異步控制方式

1、

含義：可變時序控制方式或應(yīng)答控制方式。執(zhí)行一條指令需要多少節(jié)拍，不作統(tǒng)一的規(guī)定，而是根據(jù)每條指令的具體情況而定，需要多少，控制器就產(chǎn)生多少時標(biāo)信號。

2、特點(diǎn)：每一條指令執(zhí)行完畢后都必須向控制時序部件發(fā)回一個回答信號，控制器收到回答信號后，才開始下一條指令的執(zhí)行。

3、優(yōu)點(diǎn)：指令的運(yùn)行效率高； 缺點(diǎn)：控制線路比較復(fù)雜。

4、異步工作方式一般采用兩條定時控制線來實(shí)現(xiàn)。我們把這兩條線稱為“請求”線和“回答”線。當(dāng)系統(tǒng)中兩個部件A和B進(jìn)行數(shù)據(jù)交換時，若A發(fā)出“請求”信號，則必須有B的“回答”信號進(jìn)行應(yīng)答，這次操作才是有效的，否則無效。CPU的控制方式

(4/4)三、同步，異步聯(lián)合控制方式

1、含義：同步控制和異步控制相結(jié)合的方式即聯(lián)合控制方式，區(qū)別對待不同指令。

2、一般的設(shè)計思想是，在功能部件內(nèi)部采用同步式，而在功能部件之間采用異步式，并且在硬件實(shí)現(xiàn)允許的情況下，盡可能多地采用異步控制。5.3.3控制方式控制不同操作序列時序信號的方法1.同步控制方式已定的指令在執(zhí)行時所需的CPU周期（機(jī)器周期）數(shù)和時鐘周期數(shù)都固定不變。例如采用完全統(tǒng)一的機(jī)器周期執(zhí)行各種不同的指令2.異步控制方式

控制器發(fā)出某一操作控制信號后，等待執(zhí)行部件完成操作后發(fā)“回答”信號，再開始新的操作3.聯(lián)合控制方式同步控制和異步控制相結(jié)合的方式CPU周期取指周期CPU周期取源數(shù)CPU周期取目標(biāo)數(shù)CPU周期執(zhí)行周期P0P1P2W0W1完全同步控制方式W0W1…Wi第N條指令結(jié)束應(yīng)答W0W1…Wj第N+1條指令結(jié)束應(yīng)答啟動下一條W0W1…Wk第N+2條指令結(jié)束應(yīng)答異步控制方式啟動下一條i、j、k不一定相等一般采用兩條定時控制線：“請求”線和“回答”線演示5.4微程序控制器

微程序控制器同硬布線控制器相比較，具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)它利用軟件方法（微程序設(shè)計技術(shù)）來設(shè)計硬件微程序控制的基本思想就是把操作控制信號編成所謂的“微指令”，存放到一個只讀存儲器里（控制存儲器CM）。當(dāng)機(jī)器運(yùn)行時，一條又一條地讀出這些微指令，從而產(chǎn)生全機(jī)所需要的各種操作控制信號，是相應(yīng)部件執(zhí)行所規(guī)定的操作5.4.1微程序控制原理

1.微命令和微操作

處理器內(nèi)部可以分為：控制部件和執(zhí)行部件微命令：控制部件向執(zhí)行部件發(fā)出的控制命令微操作：執(zhí)行部件接受微命令后所進(jìn)行的操作 （微操作在執(zhí)行部件中是最基本的操作）微指令：實(shí)現(xiàn)一定操作功能的一組微命令微程序：實(shí)現(xiàn)一條機(jī)器指令功能的微指令序列指令系統(tǒng)＝所有指令，指令＝微程序微程序＝若干微指令，微指令＝一組微命令微命令→微操作53安排微操作的節(jié)拍時應(yīng)注意三點(diǎn)：1.有些微操作的次序是不容改變的，故安排微操作節(jié)拍時必須注意微操作的先后順序。2.凡是被控制對象不同的微操作，若能在一個節(jié)拍內(nèi)執(zhí)行，應(yīng)盡可能安排在一個節(jié)拍內(nèi)，以節(jié)省時間。3.如果有些微操作所占的時間不長，應(yīng)該將它們安排在一個節(jié)拍內(nèi)完成，并且允許這些微操作有先后次序。

54組合邏輯設(shè)計步驟

組合邏輯設(shè)計控制單元時，首先根據(jù)上述微操作的節(jié)拍安排，列出微操作命令時間表，然后寫出每一個微操作命令（控制信號）的邏輯表達(dá)式，最后根據(jù)邏輯表達(dá)式畫出相應(yīng)的組合邏輯電路圖。55微程序設(shè)計步驟微程序設(shè)計控制單元的主要任務(wù)是編寫對應(yīng)各條機(jī)器指令的微程序，具體步驟是首先寫出對應(yīng)機(jī)器指令的全部微節(jié)拍安排，然后確定微指令格式，最后編寫出每條微指令的二進(jìn)制代碼（稱作微指令碼點(diǎn)）。步驟包括：1.寫出對應(yīng)機(jī)器指令的微操作及節(jié)拍安排2.確定微指令格式3.編寫微指令碼點(diǎn)2.微指令和微程序機(jī)器指令與微指令程序機(jī)器指令1機(jī)器指令2機(jī)器指令i機(jī)器指令n……..………微指令2微指令1微指令i微指令n……..……..微程序程序計數(shù)器PC地址寄存器AR緩沖寄存器DR指令寄存器IR微地址寄存器μAR微指令寄存器μIR主存儲器控制存儲器CM微命令地址譯碼器地址譯碼機(jī)器指令級微指令級微程序設(shè)計中形成后繼地址原理圖

5.5微程序設(shè)計技術(shù)1.靜態(tài)微程序設(shè)計對應(yīng)于一臺計算機(jī)的機(jī)器指令只有一組微程序，而且這一組微程序設(shè)計好之后，一般無須改變而且也不好改變2.動態(tài)微程序設(shè)計采用EPROM作為控制存儲器，可以通過改變微指令和微程序來改變機(jī)器的指令系統(tǒng)采用動態(tài)微程序設(shè)計，微指令和微程序可以根據(jù)需要加以改變，因而可在一臺機(jī)器上仿真其它機(jī)器指令系統(tǒng)5.6硬布線控制器硬布線控制器把控制部件看作為產(chǎn)生專門固定時序控制信號的邏輯電路（以使用最少元件和取得最高操作速度為設(shè)計目標(biāo)）硬布線控制的優(yōu)點(diǎn)：速度較快；缺點(diǎn)：不容易修改添加新功能微程序控制的優(yōu)點(diǎn)：具有規(guī)整性、靈活性、可維護(hù)性等；缺點(diǎn)：采用存儲程序原理，需要執(zhí)行多條微指令，速度較慢5.7傳統(tǒng)CPUM6800CPU是一個比較典型的單總線結(jié)構(gòu)的微處理器M6800CPU是一種8位微處理器，采用單一的5V電源。時鐘脈沖采用兩相(φ1，φ2)，主頻為1MHz，由外面加入CPU。M6800的CPU主要包括8位的ALU，16位的程序計數(shù)器、16位的堆棧指示器和16位的變址寄存器，兩個8位的累加器和一個8位的狀態(tài)條件碼寄存器，一個8位的指令寄存器以及指令譯碼與控制部件(即操作控制器)。此外還有一個8位的數(shù)據(jù)緩沖寄存器和一個16位的地址緩沖寄存器。ALU部件執(zhí)行算術(shù)運(yùn)算和邏輯操作，它們包括邏輯“與”、邏輯“或”、邏輯“異或”、求補(bǔ)、比較、加法、減法、十進(jìn)制調(diào)整等。在M6800中，主存地址和外設(shè)地址是統(tǒng)一編址的，因此，在65536個地址中有一部分是為外圍設(shè)備使用的。傳統(tǒng)CPU舉例Intel8088CPUIntel8088是一種通用的準(zhǔn)16位微處理器，其內(nèi)部結(jié)構(gòu)為16位，與外部交換的數(shù)據(jù)為8位。它可以處理16位數(shù)據(jù)(具有16位運(yùn)算指令，包括乘除法指令)，也可處理8位數(shù)據(jù)。它有20條地址線，直接尋址能力達(dá)到1M字節(jié)。CPU從功能上來說分成總線接口單元BIU和執(zhí)行單元EU兩大部分。BIU負(fù)責(zé)與存儲器和外圍設(shè)備接口，即8088CPU與存儲器和外圍設(shè)備之間的信息傳送，都是由BIU進(jìn)行的。EU部分負(fù)責(zé)指令的執(zhí)行。取指部分與執(zhí)行指令部分是獨(dú)立并行工作的，在一條指令的執(zhí)行過程中，可取出下一條(或多條)指令，在指令流隊列寄存器中排隊。在一條指令執(zhí)行完以后就可以立即執(zhí)行下一條指令，減少了CPU為取指令而等待的時間，提高了系統(tǒng)的運(yùn)行速度。傳統(tǒng)CPU舉例IBM370CPU32位CPUALU部件按功能不同分為如下三個子部件：(1)定點(diǎn)運(yùn)算，包括整數(shù)計算和有效地址的計算；(2)浮點(diǎn)運(yùn)算；(3)可變長運(yùn)算，包括十進(jìn)制算術(shù)運(yùn)算和字符串操作。為了存放地址和數(shù)據(jù)，使用了兩組獨(dú)立的可編址寄存器，16個通用寄存器用來存放操作數(shù)和運(yùn)算結(jié)果，且可用作變址寄存器。4個浮點(diǎn)寄存器用于浮點(diǎn)運(yùn)算。數(shù)據(jù)寄存器DR、地址寄存器AR、指令寄存器IR是標(biāo)準(zhǔn)化的。Intel80486CPU32位CPU通過采用流水技術(shù)，以及微程序控制和硬布線邏輯控制相結(jié)合的方式，進(jìn)一步縮短可變長指令的譯碼時間，達(dá)到基本指令可以在一個時鐘周期內(nèi)完成。傳統(tǒng)CPU舉例486芯片內(nèi)部包含一個8KB的數(shù)據(jù)和指令混合性cache，為頻繁訪問的指令和數(shù)據(jù)提供快速的內(nèi)部存儲，從而使系統(tǒng)總線有更多的時間用于其他控制。486芯片內(nèi)部包含了增強(qiáng)性80387協(xié)處理器，稱為浮點(diǎn)運(yùn)算部件(FPU)。由于FPU功能擴(kuò)充，且放在CPU內(nèi)部，使引線縮短，故速度比80387提高了3—5倍。486CPU的內(nèi)部數(shù)據(jù)總線寬度為64位，這也是它縮短指令周期的一個原因。而外部數(shù)據(jù)總線的寬度也可以自動轉(zhuǎn)換。地址信號線擴(kuò)充到32位，可以處理4GB(232字節(jié))的物理存儲空間。如果利用虛擬存儲器，其存儲空間達(dá)64TB(246字節(jié))。5.8流水CPU洗衣房的流水作業(yè)三個階段：1.水洗(30)2.烘干(40)3.熨燙(20)ABCD6PM789TaskOrderTime304040404020演示5.8.1并行處理技術(shù)并行性（Parallelism）： 在同一時刻或是同一時間間隔內(nèi)完成兩種或兩種以上性質(zhì)相同或不相同的工作同時性（Simultaneity）：同一時刻發(fā)生的并行性并發(fā)性（Concurrency）：同一個時間間隔內(nèi)發(fā)生的并行性并行性的等級指令內(nèi)部并行：微操作之間指令級并行（ILP：InstructionLevelParallel）線程級并行（TLP：ThreadLevelParallel）程序級并行系統(tǒng)級并行：分布式系統(tǒng)、多機(jī)系統(tǒng)、機(jī)群系統(tǒng)提高并行性的技術(shù)途徑時間重疊（Time-interleaving）＝時間并行

多個過程在時間上相互錯開，輪流重疊地使用同一套硬件設(shè)備的各個部分資源重復(fù)（Resource-replication）＝空間并行 通過重復(fù)設(shè)置資源（尤其是硬件資源），提高性能資源共享（Resource-sharing）

使多個任務(wù)按一定時間順序輪流使用同一套硬件設(shè)備單機(jī)系統(tǒng)中并行性的發(fā)展→9.1.3指令流水線，部件冗余，分時系統(tǒng)多機(jī)系統(tǒng)中并行性的發(fā)展→9.1.4多機(jī)系統(tǒng)耦合度：松散耦合、緊密耦合5.8.2流水CPU的結(jié)構(gòu)指令流水線

IF（InstructionFetch） 取指令階段ID（InstructionDecode） 指令譯碼階段EX（Execute） 執(zhí)行運(yùn)算階段MEM（MemoryAccess） 存儲器訪問階段WB（WriteBack） 寫回結(jié)果階段WB流水線的時空圖流水線技術(shù)：把一個重復(fù)的過程分解為若干個子過程，每個子程序可以與其他子過程同時進(jìn)行描述流水線的工作，最常用的方法是時間-空間圖（時空圖）橫坐標(biāo)：表示時間，即各個任務(wù)在流水線中所經(jīng)過的時間縱坐標(biāo)：表示空間，即流水線的各個子過程，也稱為級、段、流水線深度(Stage)非流水計算機(jī)的時空圖每4個機(jī)器周期才有一個輸出結(jié)果流水計算機(jī)的時空圖每個機(jī)器周期可以輸出一個結(jié)果演示流水線的特點(diǎn)流水線實(shí)際上是把一個功能部件分解成多個獨(dú)立的子功能部件（一個任務(wù)也就分成了幾個子任務(wù)，每個子任務(wù)由一個子功能部件完成），并依靠多個子功能部件并行工作來縮短所有任務(wù)的執(zhí)行時間流水線有助于提高整個程序（所有任務(wù)）的吞吐率，但并沒有減少每個指令（任務(wù)）的執(zhí)行時間流水線各個功能段所需時間應(yīng)盡量相等。否則，時間長的功能段將成為流水線的“瓶頸”，會造成流水線的“阻塞”（Stall）流水線開始需要“通過時間”(Fill)和最后需要“排空時間”(Drain)。流水線只有處理連續(xù)不斷的任務(wù)才能發(fā)揮其效率5.8.3流水線中的主要問題流水線中存在一些相關(guān)(沖突、冒險Hazard，相關(guān)、依賴Dependence，競爭Competition)的情況，它使得下一條指令無法在設(shè)計的時鐘周期內(nèi)執(zhí)行。這些相關(guān)將降低流水線性能主要有三種類型的相關(guān)（沖突）結(jié)構(gòu)相關(guān)（資源沖突）：當(dāng)指令重疊執(zhí)行過程中，硬件資源滿足不了指令重疊執(zhí)行的要求數(shù)據(jù)相關(guān)（數(shù)據(jù)沖突）：在同時執(zhí)行的多條指令中，一條指令依賴前一條指令的執(zhí)行結(jié)果(數(shù)據(jù))卻無法得到控制相關(guān)（控制沖突）：流水線遇到分支指令或其他改變PC值的指令1.資源相關(guān)

資源相關(guān)是指多條指令進(jìn)入流水線后，在同一機(jī)器時鐘周期內(nèi)爭用同一個功能部件所發(fā)生的沖突

例：假定一條指令流水線由五段組成，且僅有IF過程和MEM過程需要訪問存儲器I1與I4兩條指令在時鐘4爭用存儲器資源的相關(guān)沖突2.數(shù)據(jù)相關(guān)ADDR1,R2,R3 ;

R2＋R3→R1SUBR4,R1,R5 ;

R1－R5→R4ANDR6,R1,R7 ;

R1∧R7→R0指令發(fā)生數(shù)據(jù)相關(guān)沖突

3.控制相關(guān)控制相關(guān)沖突由轉(zhuǎn)移指令（分支指令）引起執(zhí)行轉(zhuǎn)移指令時，依據(jù)轉(zhuǎn)移條件的產(chǎn)生結(jié)果 可能為順序取下條指令 也可能轉(zhuǎn)移到新的目標(biāo)地址取指令 地址不定，流水線需要暫停、發(fā)生斷流轉(zhuǎn)移指令主要有： 無條件轉(zhuǎn)移指令：跳轉(zhuǎn)、過程調(diào)用和返回 條件分支指令

【例5】流水線中有三類數(shù)據(jù)相關(guān)沖突：寫后讀(RAW)相關(guān)；讀后寫(WAR)相關(guān)；寫后寫(WAW)相關(guān)⑴I1:ADDR1,R2,R3 ；R2＋R3→R1

I2:SUBR4,R1,R5 ；R1－R5→R4

⑵I3:STAM(x),R3 ；R3→M(x)

I4:ADDR3,R4,R5 ；R4＋R5→R3

⑶I5:MULR3,R1,R2 ；R1×R2→R3

I6:ADDR3,R4,R5 ；R4＋R5→R3RAWWARWAW指令動態(tài)調(diào)度策略簡單指令流水線技術(shù)的一個主要局限 指令順序發(fā)射(in-orderissue)＝按序發(fā)射

指令順序執(zhí)行(in-orderexecution)

如果一條指令在流水線中，與之相關(guān)的指令及其后面的指令都不能進(jìn)行處理改進(jìn)指令流水線，只要指令操作數(shù)就緒就執(zhí)行， 指令亂序執(zhí)行(out-of-orderexecution)

指令亂序結(jié)束(out-of-ordercompletion)MULR0,R2,R4ADDR6,R0,R8SUBR7,R3,R1多指令流出技術(shù)進(jìn)一步改進(jìn)指令流水線，實(shí)現(xiàn)一個時鐘周期發(fā)射（流出issue）多條指令超標(biāo)量(Superscalar)處理器：每個時鐘周期發(fā)射多條指令（1～8）超長指令字(VLIW:VeryLongInstructionWord)：通過編譯器調(diào)度無關(guān)的多條指令（4～16）形成一條長指令，每個時鐘周期發(fā)射一條長指令超級流水線(Superpipelining)：將每個功能部件進(jìn)一步流水化，使得一個功能部件在一個時鐘周期中可以處理多條指令（可以簡單地理解為很長的流水線）多發(fā)射流水線01234567T正常流水線超標(biāo)量流水線0123456T0123456T超長指令字流水線3個操作01234567T超級流水線80486的整數(shù)指令流水線5級指令流水線，每級1個時鐘周期

PF指令預(yù)?。╬refetch）

D1指令譯碼1（decodestage1） 對所有操作碼和尋址方式信息進(jìn)行譯碼

D2指令譯碼2（decodestage2） 將操作碼擴(kuò)展為ALU的控制信號，存儲器地址計算EX指令執(zhí)行（execute） 完成ALU操作和Cache存取WB回寫（writeback） 更新在EX步驟得到的寄存器數(shù)據(jù)和狀態(tài)標(biāo)志Pentium的超標(biāo)量流水線類似80486的5級流水線，后3級可以在兩個流水線同時進(jìn)行指令預(yù)取PF和指令譯碼D1步驟可以并行取出、譯碼2條簡單指令，然后分別發(fā)向U和V流水線在滿足指令配對的條件下，Pentium可以每個時鐘周期執(zhí)行完2條指令V流水線U流水線地址生成D2地址生成D2指令預(yù)取PF指令譯碼D1執(zhí)行EX執(zhí)行EX回寫WB回寫WBPentium的超標(biāo)量結(jié)構(gòu)轉(zhuǎn)移指令地址寄存器V流水線ALUU流水線ALU移位器指令譯碼和配對控制單元分支目標(biāo)緩沖器V流水線存儲地址產(chǎn)生器U流水線存儲地址產(chǎn)生器隊列B隊列A指令Cache指令預(yù)取電路分支目標(biāo)地址產(chǎn)生分支地址PentiumIII的動態(tài)執(zhí)行結(jié)構(gòu)取指取數(shù)順序發(fā)送前端(取指與譯碼單元)讀取指令譯碼指令為微代碼處理指令分支亂序執(zhí)行核心(分派與執(zhí)行單元)調(diào)度和執(zhí)行微代碼包含5個執(zhí)行端口順序退出單元(退出單元)順序退出指令寫入寄存器和存儲器結(jié)果L1指令CacheL1數(shù)據(jù)Cache存數(shù)總線接口單元L2Cache系統(tǒng)總線重排序緩沖區(qū)ROB(指令池)等待執(zhí)行的微代碼緩沖區(qū)5.9RISCCPURISC的三個要素

(1)一個有限的簡單的指令集

(2)CPU配備大量的通用寄存器

(3)強(qiáng)調(diào)對指令流水線的優(yōu)化5.9.1RISC機(jī)器的特點(diǎn)⑴等長指令，典型長度是4個字節(jié)(32位）⑵尋址方式少且簡單，一般為2～3種⑶只有取數(shù)指令和存數(shù)指令訪問存儲器⑷指令數(shù)目一般少于100種，指令格式一般少于4種⑸指令功能簡單，控制器多采用硬布線方式⑹指令的執(zhí)行時間為一個處理時鐘周期⑺整數(shù)寄存器的個數(shù)不少于32個⑻強(qiáng)調(diào)通用寄存器資源的優(yōu)化使用⑼支持指令流水并強(qiáng)調(diào)指令流水的優(yōu)化使用⑽RlSC技術(shù)的編譯程序復(fù)雜RISC與CISC的主要特征對比

比較內(nèi)容CISCRISC指令系統(tǒng)復(fù)雜，龐大簡單，精簡指令數(shù)目一般大于200一般小于100指令格式一般大于4一般小于4尋址方式一般大于4一般小于4指令字長不固定等長可訪存指令不加限制只有LOAD/STORE指令各種指令使用頻率相差很大相差不大各種指令執(zhí)行時間相差很大絕大多數(shù)在一個周期內(nèi)完成優(yōu)化編譯實(shí)現(xiàn)很難較容易程序源代碼長度較短較長控制器實(shí)現(xiàn)方式絕大多數(shù)為微程序控制主要采用硬布線控制軟件系統(tǒng)開發(fā)時間較短較長5.10多媒體CPU

VendorExtensionYear#InstrRegistersHPMAX-1and294,959,8(int)Int32x64bSunVIS95121(int)FP32x64bIntelMMX9757(int)FP8x64bAMD3DNow!9821(fp)FP8x64bMotorolaAltivec98162(int,fp)32x128b(new)IntelSSE9870(fp)8x128b(new)MIPSMIPS-3D?23(fp)FP32x64bAMDE3DNow!9924(fp)8x128(new)IntelSSE201144(int,fp)8x128(new)IntelSSE30313(int,fp)8x128(new)5.10.1多媒體技術(shù)的主要問題媒體（media）：傳遞信息的媒介 包括存儲信息的實(shí)體與傳遞信息的載體多媒體（multimedia）技術(shù)：計算機(jī)把各種不同的電子媒質(zhì)集成起來，統(tǒng)一進(jìn)行存儲、處理和傳輸多媒體技術(shù)：將多媒體信息，經(jīng)計算機(jī)設(shè)備獲取、編輯、存儲等處理后，以多媒體形式表現(xiàn)出來的技術(shù)多媒體技術(shù)解決的主要問題

1.圖像與聲音的壓縮技術(shù)

2.適應(yīng)多媒體技術(shù)的軟件技術(shù)

3.計算機(jī)系統(tǒng)結(jié)構(gòu)方面的技術(shù)

計算機(jī)體系結(jié)構(gòu)的分類根據(jù)指令流和數(shù)據(jù)流的并行情況，F(xiàn)lynn[1966]提出了對所有計算機(jī)進(jìn)行分類的簡單模型單指令流、單數(shù)據(jù)流SISD：單處理器系統(tǒng)單指令流、多數(shù)據(jù)流SIMD： 多媒體指令和向量計算機(jī)多指令流、單數(shù)據(jù)流MISD：尚無商用多指令流、多數(shù)據(jù)流MIMD： 每個處理器取用自己的指令并對自己的數(shù)據(jù)進(jìn)行操作。通常使用現(xiàn)有的微處理器實(shí)現(xiàn)SIMDstandsforSingleInstructionMultipleDataSIMD指令SIMD指令是能夠同時處理多個數(shù)據(jù)的指令，用于擴(kuò)展通用處理器對多媒體數(shù)據(jù)的處理能力許多應(yīng)用需要多媒體處理能力桌面應(yīng)用

3D圖形，語音識別，視頻/音頻解碼服務(wù)器 視頻/音頻編碼，數(shù)字圖書館和媒體挖掘，計算機(jī)動畫，3D建模和著色嵌入系統(tǒng)

3D圖形，視頻/音頻解碼編碼，圖像處理、信號處理MMX數(shù)據(jù)類型MMX(multimediaextensions)630緊縮4字PackedQuadword6332310緊縮雙字PackedDoubleword634847323116150緊縮字PackedWord63565548474039323124231615870緊縮字節(jié)PackedByteSSE/SSE2/SSE3數(shù)據(jù)類型SSE（StreamingSIMDExtensions）12764630緊縮雙精度浮點(diǎn)數(shù)PackedDouble-precisionFloating-point1279695646332310緊縮單精度浮點(diǎn)數(shù)PackedSingle-precisionFloating-pointSIMD指令－飽和運(yùn)算a2+b2a2+b2a1+b1a1+b1a0+b0a0+b0SIMD指令－乘加運(yùn)算****++SIMD指令－比較指令SIMD指令－類型轉(zhuǎn)換SIMD指令－操作模式SSE指令128位操作模式SSE指令32位操作模式1.引起中斷的各種因素人為設(shè)置的中斷（訪管指令）程序性事故硬件故障I/O設(shè)備外部事件

上述各種中斷因素除志愿中斷是人為的外，大多數(shù)是隨機(jī)的。通常將能引起中斷的各個因素稱作中斷源。中斷源的類型有兩種，一類屬于不可屏蔽中斷，這類中斷CPU不能禁止響應(yīng)，如電源掉電；另一類屬于可屏蔽中斷，對于可屏蔽中斷源的請求，CPU可根據(jù)中斷源是否被屏蔽來確定是否給予響應(yīng)，如未屏蔽則能響應(yīng)；若已屏蔽，CPU不能相應(yīng)。補(bǔ)充：CPU中斷邏輯中斷系統(tǒng)需要解決