時序設(shè)計與分析課件

916時序設(shè)計與分析Suely.Xu9161Definitionoftimingonthe12C-ebusSDAtHDSTADefinitionoftimingonthe122STANMODEFAST-MODESYMBOPARAMETERI2C-BUUNITMAXtodPropagationdelayfromSDAtoSD,orSCLtoSCnBusfreetimebetweenaSTOPandSTARTconditionWDsAHoldtime(repeated)STARTconditionAfterthispenod,thefirstclockpulseisgeneratedtowlowperiodoftheSCLclockOHHIGHperiodoftheSCLclock40isu:sTASet-uptimefcrarepeatedSTARTconditionSet-uptmeforsTOPconditiontHD:DATDatahodtimeisetimeofbothSDAandSCLsignals20+0.1CbtFalltimeofbothSDAandSCLsignals3020+0.1c3300apacitiveloadforeachbusline400keswhichmustbesuppressed50tDDAtLDatavalid(HL)atavalid禮LHlyD:ACKDatavalidAcknowledgeRESETtrecateRecoverytoStartSTAN3時序設(shè)計與分析課件4時鐘緩沖器時序預(yù)算時鐘抖動電源過濾完美時序PcB布線時鐘端接電磁干擾時鐘緩沖器5時鐘緩沖器偏斜:同時發(fā)生的兩個信號在到達(dá)時間上的差異。1、驅(qū)動器件的輸出偏斜內(nèi)部偏斜2、電路板線路的布線差異引起的電路板延時的差異—>外部偏斜時鐘緩沖器6時序設(shè)計與分析課件7時鐘緩沖器在當(dāng)今的時鐘驅(qū)動器結(jié)構(gòu)中,有兩種主要類1、緩沖器類型的器件(不帶鎖相環(huán))2、反饋類型的器件(帶鎖相環(huán))。時鐘緩沖器8時鐘緩沖器在緩沖器類型的(不帶鎖相環(huán))時鐘驅(qū)動器中,輸入波通過器件傳送,并被輸出緩沖器“再次驅(qū)動”。此輸出信號直接跟隨輸入信號,并有5ns到15ns以上的延時(tPD)反饋類型的器件通?；谝粋€或多個鎖相環(huán),這些鎖相環(huán)路用于校準(zhǔn)反饋輸入和基準(zhǔn)輸入的相位和頻率。由于反饋輸入是輸出引腳的反射,則傳送延時可得到有效消除時鐘緩沖器9緩沖器類型這些器件仍面臨著器件傳送延時的問題所有這些器件的傳送延時大約是5ns。在同時需要校準(zhǔn)緩沖器基準(zhǔn)時鐘和緩沖器輸出的系統(tǒng)中,這些延時將導(dǎo)致偏余也沒有進(jìn)行相位調(diào)整或倍乘輸出的能力必須使用昂貴的元件和耗時的電路板布線技術(shù)來補償這些緩沖器樣式的時鐘驅(qū)動器器件的功能性缺點。帶鎖相環(huán)的器件已被使用,以便克服這些缺點。緩沖器類型10時序設(shè)計與分析課件11時序設(shè)計與分析課件12時序設(shè)計與分析課件13時序設(shè)計與分析課件14時序設(shè)計與分析課件15時序設(shè)計與分析課件16時序設(shè)計與分析課件17時序設(shè)計與分析課件18時序設(shè)計與分析課件19時序設(shè)計與分析課件20時序設(shè)計與分析課件21時序設(shè)計與分析課件22時序設(shè)計與分析課件23時序設(shè)計與分析課件24時序設(shè)計與分析課件25時序設(shè)計與分析課件26時序設(shè)計與分析課件27時序設(shè)計與分析課件28時序設(shè)計與分析課件29時序設(shè)計與分析課件30時序設(shè)計與分析課件31時序設(shè)計與分析課件32時序設(shè)計與分析課件33時序設(shè)計與分析課件34時序