石英晶體振蕩器的輸出模式介紹

石英晶體振蕩器的輸出模式介紹摘要我們在選擇和購買石英晶體振蕩器時，或者在看廠商所提供的晶振規(guī)格書時，都會有輸出模式（OutputType）或輸出波形這個指標(biāo)。經(jīng)?？吹降妮敵瞿Ｊ接蠧MOS、TTL、SineWave等等，這些輸出模式代表的是什么意思呢？我們在選購時，究竟又該如何正確選擇呢？下面帶領(lǐng)大家去了解一下晶體振蕩器的各種輸出模式。1、晶振各輸出模式的定義晶振常用的輸出模式主要包括：TTL、CMOS、ECL、PECL、LVDS、SineWave。這幾種波形都是目前行業(yè)常用的波形。其中TTL、CMOS、ECL、PECL、LVDS均屬于方波，SineWave屬于正弦波。通常，方波輸出功率大，驅(qū)動能力強，但諧波分量豐富；正弦波輸出功率不如方波，但其諧波分量小很多。我們逐一給大家介紹一下這些輸出模式的定義：（1）TTL：Transistor-TransistorLogic（晶體管-晶體管邏輯電路），傳輸延遲時間快、功耗高，屬于電流控制器件。（2）CMOS：ComplementaryMetalOxideSemiconductor（互補金屬氧化物半導(dǎo)體CMOS邏輯電路），傳輸延遲時間慢、功耗低，屬于電壓控制器件。CMOS相對TTL有了更大的噪聲容限，輸入阻抗遠(yuǎn)大于TTL輸入阻抗。對應(yīng)3.3VLVTTL，出現(xiàn)了LVCMOS，可以與3.3V的LVTTL直接相互驅(qū)動。HCMOS采用全靜態(tài)設(shè)計、高速互補金屬氧化物半導(dǎo)體工藝，CMOS采用互補金屬氧化物半導(dǎo)體。CMOS最終將會被HCMOS所替代。（3）ECL：Emitter-CoupleLogic（發(fā)射極耦合邏輯電路），該電路的特點是基本門電路工作在非飽和狀態(tài)。ECL電路具有相當(dāng)高的速度，平均延遲時間可達(dá)幾個毫微秒甚至亞毫微秒數(shù)量級。ECL電路的邏輯擺幅較小（僅約0.8V，而TTL的邏輯擺幅約為2.0V），當(dāng)電路從一種狀態(tài)過渡到另一種狀態(tài)時，對寄生電容的充放電時間將減少，這是ECL電路具有高開關(guān)速度的重要原因。但ECL輸出的邏輯擺幅小，對抗干擾能力不利。另外ECL電路具有很高的輸入阻抗和低的輸出阻抗。（4）PECL：PositiveEmitter-CoupleLogic（正發(fā)射極耦合邏輯電路）。ECL電路速度快，驅(qū)動能力強，噪聲小，很容易達(dá)到幾百MHz的應(yīng)用，但是功耗大，需要負(fù)電源。為簡化電源，出現(xiàn)了PECL（ECL結(jié)構(gòu)，改用正電壓供電）和LVPECL的輸出模式。LVPECL即是LowVoltagePositiveEmitter-CoupleLogic（低壓正發(fā)射極耦合邏輯），LVPECL是由ECL和PECL發(fā)展而來，LVPECL的典型輸出為一對差分信號，他們的射極通過一個交流源接地。ECL、PECL、LVPECL使用時應(yīng)注意：不同電平不能直接驅(qū)動，中間可用交流耦合、電阻網(wǎng)絡(luò)或?qū)Ｓ眯酒M(jìn)行轉(zhuǎn)換。以上三種均為射隨輸出結(jié)構(gòu)，必須有電阻拉到一個直流偏置電壓。（如多用于時鐘的LVPECL：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉，但兩種方式工作后直流電平都在1.95V左右。）（5）LVDS：Low-VoltageDifferentialSignaling（低電壓差分信號），為差分對輸入輸出，內(nèi)部有一個恒流源3.5～4mA，在差分線上改變方向和電平來表示“1”和“0”。通過外部的100歐匹配電阻（并接在差分線上靠近接收端）轉(zhuǎn)換為±350mV的差分電平。LVDS使用注意：可以達(dá)到600MHz以上，PCB要求較高，差分線要求嚴(yán)格等長，差最好不超過10mil（0.25mm）；100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內(nèi)。LVDS的應(yīng)用模式可以有三種形式：①單向點對點和雙向點對點，能通過一對雙絞線實現(xiàn)雙向的半雙工通信；②多分支形式，即一個驅(qū)動器連接多個接收器（當(dāng)有相同的數(shù)據(jù)要傳給多個負(fù)載時，可以采用這種應(yīng)用形式）；③多點結(jié)構(gòu)，此時多點總線支持多個驅(qū)動器，也可以采用BLVDS驅(qū)動器，它可以提供雙向的半雙工通信，但是在任一時刻，只能有一個驅(qū)動器工作，因而發(fā)送的優(yōu)先權(quán)和總線的仲裁協(xié)議都需要依據(jù)不同的應(yīng)用場合，選用不同的軟件協(xié)議和硬件方案。（6）ClippedSineWave：削頂正弦波（ClippedSineWave）。相比方波的諧波分量少很多，但驅(qū)動能力較弱，在負(fù)載10K//10PF時Vp-p為0.8Vmin。通常為SMD7050、SMD5032、SMD3225等封裝的表貼溫補晶振使用的輸出波形。（7）SinWave：通常晶振正弦波輸出的負(fù)載阻抗為50歐姆。波形的諧波分量很小，一般諧波抑制都優(yōu)于-30dBc。正弦波輸出晶振通常用于射頻信號處理、頻率源等應(yīng)用場合。2、晶振幾種輸出波形的區(qū)別了解了這些定義后，目前根據(jù)實際使用情況來說，TTL由于功耗過高，基本都是不選用了，我們在這里不再對TTL進(jìn)行過多的分析了。下面，我們通過輸出波形的實際測試結(jié)果，來看看幾種方波輸出波形的區(qū)別：（1）CMOS：（2）LVPECL（@2.5V）：（3）LVPECL@3.3V：（4）LVDS：3、晶振幾種輸出波形的測試電路通過上述各輸出模式的波形的輸出，我們也可以從中看出當(dāng)中的區(qū)別，下面我們來講述一下各電路的測試電路：（1）CMOS輸出測試電路：（2）LVPECL輸出（@2.5V）測試電路：（3）LVPECL輸出@3.3V測試電路：（4）LVDS輸出