第九章 邏輯門電路

第九章邏輯門電路第1頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

第一節(jié)基本邏輯門電路電子技術(shù)中的電信號可分為兩大類,模擬信號和數(shù)字信號。模擬信號是連續(xù)變化的，處理模擬信號的電子電路稱為模擬電路。前面討論的放大電路屬模擬電路。數(shù)字信號是不連續(xù)的脈沖信號，處理數(shù)字信號的電路稱為數(shù)字電路。數(shù)字電路的組成、工作特點(diǎn)與模擬電路有很大的差別，分析方法也有很大的不同?；具壿嬮T電路屬于數(shù)字電路。第2頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

電路是指具有一個(gè)或多個(gè)輸入端，但只有一個(gè)輸出端的開關(guān)電路。當(dāng)它的輸入信號滿足某種條件時(shí)，門電路開啟，有信號輸出；反之，門電路關(guān)閉，無信號輸出。門電路的輸入和輸出之間存在著一定的因果關(guān)系，即邏輯關(guān)系，所以又稱邏輯門電路。為了描述邏輯關(guān)系，通常用數(shù)字符號“0”和“1”來表示某一事物的對立狀態(tài)，如電位的“高”或“低”，脈沖的“有”或“無”等。這里的“0”和“1”不是表示數(shù)值大小，而是表示邏輯變量的兩種狀態(tài)。在邏輯電路中,通常是用“1”來表示高電平(>2．4V)，用“0”來表示低電平(<0．35V)。第3頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

一、“與”門電路

1．“與”邏輯關(guān)系開關(guān)S1和S2接通狀態(tài)與燈HL是否亮的這種因果關(guān)系稱“與”邏輯關(guān)系。表9．1串聯(lián)開關(guān)電路

S1S2HL開開滅開關(guān)滅關(guān)關(guān)滅關(guān)開亮第4頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

2．“與”門電路能實(shí)現(xiàn)“與”邏輯功能的電路稱“與”門電路，簡稱“與”門。圖9．2所示為具有兩個(gè)輸入端的

“與”門的邏輯符號。圖中A、B為輸入端，Y為輸出端。Y和A、B之間是“與”邏輯關(guān)系，“與”邏輯的邏輯表達(dá)式為：

Y=A·B

圖9．2“與”門的邏輯符號式中“·

”讀作“與”，從形式上看其邏輯表達(dá)式和代數(shù)中的乘法相似，所以“與”邏輯又稱邏輯乘。第5頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

“與”門邏輯關(guān)系除了用邏輯表達(dá)表示外，還可用真值表表示。真值表是一種表明邏輯門電路輸入端狀態(tài)和輸出端狀態(tài)對應(yīng)關(guān)系的表格。在上面的分析結(jié)果列表中，當(dāng)“開”、“亮”為真，而“關(guān)”、“滅”為假，若真對應(yīng)邏輯1，假對應(yīng)邏輯0，則得到表9．2，它包括了全部可能的輸入值組合及其對應(yīng)的輸出值。這就是“與”門電路的真值表。從真值表和邏輯表達(dá)式可看出，“與”門的邏輯功能是：“有0出0；全1出1”。“與”門的輸入端可以不止兩個(gè)，但邏輯關(guān)系是一致的。

第6頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

表9．2“與”門真值表ABY000010100111第7頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

二、“或”門電路

1．“或”邏輯關(guān)系開關(guān)S1和S2接通狀態(tài)與燈HL是否亮的這種因果關(guān)系稱“或”邏輯關(guān)系。表9．3并聯(lián)開關(guān)電路

S1S2HL開開滅開關(guān)亮關(guān)開亮關(guān)關(guān)亮第8頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

2．“或”門電路

能實(shí)現(xiàn)“或”邏輯功能的門電路稱“或”門電路，簡稱“或”門。具有兩個(gè)輸入端的

“或”門電路的邏輯符號如圖9．4所示?！盎颉遍T的邏輯表達(dá)式為：

Y=A+B

圖9．4“或”門電路的邏輯符號式中“+”讀作“或”，從形式上看其邏輯表達(dá)式與算術(shù)加法相似，所以“或”邏輯又稱邏輯加。第9頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

同理在上面的分析結(jié)果列表中，當(dāng)“開”、“亮”為真，而“關(guān)”、“滅”為假，若真對應(yīng)邏輯1，假對應(yīng)邏輯0，則得到表9．4，它包括了全部可能的輸入值組合及其對應(yīng)的輸出值。這就是“或”門電路的真值表。從“或”門的邏輯表達(dá)式和真值表可看出“或”門的邏輯功能是：“有1出1，全0出0”。“或”門的輸入端可以不止兩個(gè)，但邏輯關(guān)系是一樣的。

第10頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

表9．4“或”門真值表ABY000011101111第11頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

三、“非”門電路

1．“非”邏輯關(guān)系

開關(guān)S接通狀態(tài)與燈HL是否亮的這種因果關(guān)系稱“非”邏輯關(guān)系。

2．“非”門電路

能實(shí)現(xiàn)“非”邏輯功能的門電路稱“非”門電路，簡稱“非”門?！胺恰遍T電路的邏輯符號如圖9．6所示?！胺情T”只有一個(gè)輸入端和一個(gè)輸出端。第12頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

“非”門的邏輯表達(dá)式為：

Y=A

圖9．6“非”門電路的邏輯符號

式中，A讀作“A非”或“A反”。“非”門的真值表如表9．5所列。由“非”門的邏輯表達(dá)式和真值表可知“非”門的邏輯功能是“有0出1，有1出0”。

第13頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

表9．5“非”門真值表

上述三種門電路是最基本的邏輯門，將這些門電路適當(dāng)組合還能構(gòu)成復(fù)合邏輯門。下面簡單介紹復(fù)合邏輯門中的“與非”門、“或非”門及“異或”門。AY0110第14頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

四、復(fù)合邏輯門

1．“與非”門

在“與”門后面接一個(gè)“非”門，就構(gòu)成“與非”門，其邏輯結(jié)構(gòu)及符號如圖9．7所示。

(a)電路

(b)邏輯符號圖9．7“與非”門電路及邏輯符號第15頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

“與非”門的邏輯表達(dá)式為：

Y=AB

由表達(dá)式可看出，A、B中有一個(gè)或一個(gè)以上為低電子“0”時(shí)，輸出Y為高電平“1”；只有當(dāng)A、B全為高電平“1”時(shí)，輸出Y為低電平“0”。由此可得“與非”門的真值表，如表9．6所列。由真值表9．6可知，“與非”門的邏輯功能是：“有0出1，全1出0”?！芭c非”門的輸入端可以不止兩個(gè)，但邏輯關(guān)系是一致的。第16頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

表9．6“與非”門真值表ABY001011101110第17頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

2．“或非”門在“或”門后面接一個(gè)“非”門就構(gòu)成“或非”門，其邏輯結(jié)構(gòu)及符號如圖9．8所示。

(a)電路

(b)邏輯符號圖9．8“或非”門電路及邏輯符號第18頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

“或非”門的邏輯表達(dá)式為：

Y=A+B

由表達(dá)式可看出，A、B中有一個(gè)或一個(gè)以上為高電平“1”時(shí)，輸出Y為低電平“0”；只有當(dāng)A、B全為低電子“0”時(shí)，輸出Y為高電平“1”。由此可得“或非”“門的真值表，如表9．7所列。由真值表9．7可知，“或非”門的邏輯功能是：“有1出0,全0出1”?！盎蚍恰遍T的輸入端可以不止兩個(gè)，但邏輯關(guān)系是一致的。第19頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

表9．7“或非”門真值表ABY001010100110第20頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

3．“異或”門圖9．9所示為“異或”門的邏輯結(jié)構(gòu)及邏輯符號。

(a)電路

(b)邏輯符號圖9．9“或非”門電路及邏輯符號第21頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

“異或”門的邏輯表達(dá)式為：

Y=AB+AB=A⊕B

式中“⊕”讀作“異或”?！爱惢颉遍T的真值表如表9．8所列。

表9．8“異或”門真值表ABY000011101110第22頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

由真值表可看出，“異或”門的邏輯功能是：“輸入相同，輸出為0；輸入不同，輸出為1”，即“相同出0，不同出1”?！爱惢颉遍T是判斷兩個(gè)輸入信號是否相同的門電路，也是一種常用的門電路。由于該電路輸出為“1”時(shí)，必須是輸入端異號相加的結(jié)果，故取名“異或”門?！爱惢颉遍T只有兩個(gè)輸入端。第23頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

邏輯門電路在應(yīng)用時(shí)大多是組合門電路形式。除了上面討論的幾種簡單組合邏輯門電路外，實(shí)際計(jì)算系統(tǒng)使用的是更為復(fù)雜的組合門電路，例如編碼器、譯碼器、數(shù)據(jù)分配器等。為了使用方便，大多做成集成電路產(chǎn)品。無論是簡單的或復(fù)雜的組合門電路，它們都是遵循各組合門電路的邏輯函數(shù)因果關(guān)系。組合邏輯門電路的功能特點(diǎn)是：任何時(shí)刻的輸出狀態(tài)直接由當(dāng)時(shí)的輸入狀態(tài)決定的。輸入狀態(tài)消失則相應(yīng)的輸出狀態(tài)立即隨之消失，電路沒有記憶能力。第24頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

第二節(jié)

集成邏輯門電路第一節(jié)討論的各種邏輯門電路，是由單個(gè)分立元件組成的，而在數(shù)字技術(shù)領(lǐng)域里，大量使用數(shù)字集成電路。按照電路所用器件的不同，數(shù)字集成電路可分為TTL集成邏輯門電路和CMOS集成邏輯門電路。圖9-10（a）為TTL與非門引線圖；圖9-10（b）為CMOS非門引線圖。第25頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

（a）TTL與非門引線圖

（b）CMOS非門引線圖圖9．10引線圖第26頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

所謂TTL集成邏輯門電路，是指晶體管一晶體管邏輯門電路，它的輸入端和輸出端都是由二極管或三極管組成，簡稱TTL電路。所謂CMOS集成邏輯門電路是指由場效晶體管構(gòu)成的邏輯門電路。MOS集成電路具有工藝簡單、集成度高、功耗低、抗干擾性能好等優(yōu)點(diǎn)，因此中、大規(guī)模集成電路廣泛采用MOS電路。

集成電路使用中的幾個(gè)問題：第27頁，課件共28頁，創(chuàng)作于2023年2月邏輯門電路*

1．TTL電路的電源正端通常標(biāo)以“Ucc”，負(fù)端標(biāo)以“GND”；而CMOS電路的電