模擬IC電路仿真軟件

內(nèi)容提要模擬前端EDA工具簡介Cadence中Spectre的模擬仿真演示2023/9/19浙大微電子1/71一、模擬前端EDA工具簡介2023/9/19浙大微電子2/71電子系統(tǒng)的層次上游下游2023/9/19浙大微電子3/71模擬集成電路的設(shè)計流程1.交互式電路圖輸入2.電路仿真3.版圖設(shè)計4.版圖的驗證（DRCLVS）5.寄生參數(shù)提取6.后仿真7.流片全定制2023/9/19浙大微電子4/71三大EDA（ElectronicDesignAutomation）軟件公司1、Cadence2、Synopsys（收購Avanti,Magma）3、MentorGraphics2023/9/19浙大微電子5/712023/9/19浙大微電子6/71各種仿真器簡介SPICE:由UCBerkeley開發(fā)。用于非線性DC分析，非線性瞬態(tài)分析和線性的AC分析。Hspice:作為業(yè)界標(biāo)準(zhǔn)的電路仿真工具，它自帶了許多器件模型，包括小尺寸的MOSFET。Cadence提供了hspice的基本元件庫并提供了與Hspice的全面的接口。

Spectre:由Cadence開發(fā)的電路仿真器，在SPICE的基礎(chǔ)上進(jìn)行了改進(jìn)，使得計算的速度更快，收斂性能更好。2023/9/19浙大微電子7/71Cadence軟件簡介Cadence提供了一個大型的EDA軟件包，它包括：模擬IC設(shè)計全定制IC設(shè)計工具VirtuosoSchematicComposer電路仿真工具AnalogDesignEnvironment數(shù)字IC設(shè)計

Verilog-XLEncounter2023/9/19浙大微電子8/71二、Cadence中Spectre的模擬仿真2023/9/19浙大微電子9/71Cadence中Spectre的仿真1、準(zhǔn)備階段2、進(jìn)入Cadence軟件包3、創(chuàng)建FSK模擬調(diào)制器電路圖4、創(chuàng)建FSK仿真電路圖5、模擬仿真的設(shè)置6、模擬仿真結(jié)果的顯示以及處理

2023/9/19浙大微電子10/71準(zhǔn)備階段步驟一下載安裝putty軟件（/ic/datas/news/0308/new_120213/putty-0.60-installer.exe

），在Hostname處填工作站地址，端口默認(rèn)，協(xié)議（protocol）選SSH，如圖所示，在putty進(jìn)行設(shè)置；然后登錄工作站。2學(xué)號為單數(shù)：31雙數(shù)：3812023/9/19浙大微電子11/71注意：ppt中部分操作步驟是通過動畫展示的，請用放映模式觀看。用戶名（學(xué)號）在此輸入個人密碼確認(rèn)密碼

eda@zueda2023/9/19浙大微電子12/71牢記?。?！步驟二

1、、下載winvnc軟件（/ic/datas/news/0308/new_120213/vncviewer.exe）2、運(yùn)行winvnc，填入主機(jī)名稱：端口號碼個人VNC密碼準(zhǔn)備階段2023/9/19浙大微電子:513/71工藝庫下載與上傳從代工廠（如UMC，SMIC等）網(wǎng)站下載需要的工藝庫，然后上傳至本地服務(wù)器。本課程用到的工藝庫為SMIC（中芯國際）的40nmPDK(processdesignkit,用于模擬電路)和數(shù)字標(biāo)準(zhǔn)單元（用于數(shù)字電路）。存放路徑：40nmPDK：/home/smic/SMIC40nmPDK/SPDK40LL_1125_CDS_Prev1.3.3/SPDK40LL_1125_1TM_CDS_Prev1.3.3/smic40ll_1125_1tm_cds_1P7M_2011_10_25_Prev1.3.3/

40nm數(shù)字標(biāo)準(zhǔn)單元:/home/smic/smic_40/SCC40NLL_HS_RVT_V0p1a/2023/9/19浙大微電子14/71Cadence中Spectre的仿真1、準(zhǔn)備階段2、Cadence軟件啟動3、創(chuàng)建FSK模擬調(diào)制器電路圖4、創(chuàng)建FSK仿真電路圖5、模擬仿真的設(shè)置6、模擬仿真結(jié)果的顯示以及處理

2023/9/19浙大微電子15/71Cadence軟件啟動1.尋找cadence環(huán)境變量： source/opt/demo/cdsmmsim7_cal11.env2.啟動軟件：

icfb&2023/9/19浙大微電子16/71主窗口（commandinterpreterwindow：CIW)分為菜單欄、信息欄以及命令欄。信息窗口會給出一些系統(tǒng)信息（如出錯信息，程序運(yùn)行情況等）。在命令行中可以輸入某些命令。Cadence軟件啟動菜單欄信息欄命令欄2023/9/19浙大微電子17/71Cadence軟件啟動菜單欄包括：1、File菜單2、Tools菜單3、Options菜單在File菜單下，主要的菜單項有New、Open、Exit等New菜單項的子菜單下有Library、Cellview兩項。 Library項打開NewLibrary窗口 Cellview項打開CreateNewFile窗口。Open菜單項打開相應(yīng)的OpenFile窗口。Exit項退出Cadence軟件包。2023/9/19浙大微電子18/71

Library,Cell以及View1、library(庫)的地位相當(dāng)于文件夾，它用來存放一整個設(shè)計的所有數(shù)據(jù)，包括子單元（cell）以及子單元（cell）中的多種視圖（view）。新建時注意選擇是否鏈接techfile。2、Cell（單元）可以是一個簡單的單元，像一個與非門，也可以是比較復(fù)雜的單元（由symbol搭建而成）。

3、View則包含多種類型，常用的有schemetic，symbol，layout，verilog，extracted等等,新建Cellview要注意選擇View的類型。Cadence軟件啟動2023/9/19浙大微電子19/71Schematic、symbol、layout在LibraryManager中分別建立cellview的schematic(view)、symbol(view)、layout(view)，如下圖所示。三者的Pin的名稱和屬性必須一致，這樣才能建立起一一對應(yīng)的關(guān)系。浙大微電子20/712023/9/19Cadence軟件啟動在Tools菜單下比較常用的菜單項有

LibraryManagerLibraryPathEditorTechnologyFileManager2023/9/19浙大微電子21/71Cadence軟件啟動LibraryManager項打開的是庫管理器。在窗口的各部分中，分別顯示的是Library、Category、Cell、View相應(yīng)的內(nèi)容。LibraryPathEditor可以對本用戶的文件路徑進(jìn)行修改TechnologyFileManager基本上都是和工藝相關(guān)的功能和設(shè)置。比較常用的是EditLayers可以使用在版圖編輯中，用來修改原始圖層的一些屬性。2023/9/19浙大微電子22/71Cadence軟件啟動Options菜單主要是對Cadence的一些參數(shù)進(jìn)行調(diào)整和設(shè)置，如快捷鍵等。一般無需設(shè)置，直接使用默認(rèn)值。2023/9/19浙大微電子23/71Cadence中Spectre的仿真1、準(zhǔn)備階段2、進(jìn)入Cadence軟件包3、創(chuàng)建FSK模擬調(diào)制器電路圖4、創(chuàng)建FSK仿真電路圖5、模擬仿真的設(shè)置6、模擬仿真結(jié)果的顯示以及處理

2023/9/19浙大微電子24/71創(chuàng)建FSK模擬調(diào)制器電路圖1.添加40nm工藝庫2023/9/19浙大微電子25/71創(chuàng)建FSK模擬調(diào)制器電路圖1232023/9/19浙大微電子26/71創(chuàng)建FSK模擬調(diào)制器電路圖當(dāng)前所在路徑找到PDK所在路徑：/home/smic/SMIC40nmPDK/SPDK40LL_1125_CDS_Prev1.3.3/SPDK40LL_1125_1TM_CDS_Prev1.3.3/smic40ll_1125_1tm_cds_1P7M_2011_10_25_Prev1.3.3/2023/9/19浙大微電子27/71創(chuàng)建FSK模擬調(diào)制器電路圖2023/9/19浙大微電子28/71如操作失誤會導(dǎo)致cds.lib文件生成錯誤，直接表現(xiàn)就是librarymanager內(nèi)的庫（us_8ths,andllib,analoglib等）會缺失?？梢允謩觿h除錯誤的cds.lib文件，重新按照正確步驟生成。創(chuàng)建FSK模擬調(diào)制器電路圖2.建立設(shè)計庫2023/9/19浙大微電子29/71創(chuàng)建FSK模擬調(diào)制器電路圖2023/9/19浙大微電子30/713.建立電路圖.創(chuàng)建FSK模擬調(diào)制器電路圖212023/9/19浙大微電子31/71創(chuàng)建FSK模擬調(diào)制器電路圖1.CheckandSave2.Save3.Zoominby2]4.Zoomoutby2[5.Stretchs6.Copyc7.DeleteDel8.Undou9.Propertyq10.Instancei11.Wire（Narrow）w12.Wire（Wide）W13.WireNamel14.Pinp15.CmdOptions16.Repeat2023/9/19浙大微電子32/71m：移動shift+m：移動器件但不移動連線Delete：刪除i：添加元器件p：添加端口r：旋轉(zhuǎn)器件并拖動連線q：屬性編輯L：添加線名shift+L：標(biāo)注N：添加幾何圖形W：連線（總線）x：檢查并存盤s：存盤[：縮小]：放大f：整圖居中顯示u：撤銷上一次操作Esc：清楚剛鍵入的命令c：復(fù)制shift+N：添加標(biāo)號g：查看錯誤w：連線（單線）一些快捷鍵2023/9/19浙大微電子33/71創(chuàng)建FSK模擬調(diào)制器電路圖1234.添加MOS管，電阻等基本單元2023/9/19浙大微電子34/71創(chuàng)建FSK模擬調(diào)制器電路圖1234.添加MOS管，電阻等基本單元2023/9/19浙大微電子35/715.基本單元參數(shù)修改創(chuàng)建FSK模擬調(diào)制器電路圖鼠標(biāo)左鍵選中元器件，快捷鍵q（小寫）。MOS管設(shè)定寬，長參數(shù)電阻設(shè)定阻值和寬度電容設(shè)定容值和金屬層數(shù)2023/9/19浙大微電子36/715.基本單元參數(shù)修改創(chuàng)建FSK模擬調(diào)制器電路圖鼠標(biāo)左鍵選中元器件，快捷鍵q（小寫）。MOS管設(shè)定寬，長參數(shù)電阻設(shè)定阻值和寬度電容設(shè)定容值和金屬層數(shù)2023/9/19浙大微電子37/715.基本單元參數(shù)修改創(chuàng)建FSK模擬調(diào)制器電路圖鼠標(biāo)左鍵選中元器件，快捷鍵q（小寫）。MOS管設(shè)定寬，長參數(shù)電阻設(shè)定阻值和寬度電容設(shè)定容值和金屬層數(shù)2023/9/19浙大微電子38/71

創(chuàng)建FSK模擬調(diào)制器電路圖6.基本單元擺放選中一個單元復(fù)制復(fù)制快捷鍵c：(小寫)，刪除快捷鍵：deleteFSK模擬調(diào)制器的電路所用元器件為：PMOS:pod33ll_cktNMOS:nod33ll_cktRES:rppo_3t_ckt2023/9/19浙大微電子39/71

創(chuàng)建FSK模擬調(diào)制器電路圖7.基本單元連接連線快捷鍵為：w（小寫）。連錯的線可以用鼠標(biāo)左鍵選中，然后delete鍵刪除2023/9/19浙大微電子40/71

創(chuàng)建FSK模擬調(diào)制器電路圖8.添加PINFSK電路包括四個PIN:AVDDAGNDINPUTOUTPUT2023/9/19浙大微電子41/71

創(chuàng)建FSK模擬調(diào)制器電路圖9.

FSK完整電路圖2023/9/19浙大微電子42/71

創(chuàng)建FSK模擬調(diào)制器電路圖10.創(chuàng)建FSK電路symbol122023/9/19浙大微電子43/71

創(chuàng)建FSK模擬調(diào)制器電路圖10.創(chuàng)建FSK電路symbol為電路創(chuàng)建SYMBOL之后，該電路即可作為模塊，方便被其它電路調(diào)用2023/9/19浙大微電子44/71Cadence中Spectre的仿真1、準(zhǔn)備階段2、Cadence軟件啟動3、創(chuàng)建FSK模擬調(diào)制器電路圖4、創(chuàng)建FSK仿真電路圖5、模擬仿真的設(shè)置6、模擬仿真結(jié)果的顯示以及處理

2023/9/19浙大微電子45/71

創(chuàng)建FSK仿真電路圖1.創(chuàng)建仿真電路cellview—simulation2023/9/19浙大微電子46/712.調(diào)用fsk電路symbol

創(chuàng)建FSK仿真電路圖1232023/9/19浙大微電子47/71

創(chuàng)建FSK仿真電路圖3.添加仿真時的電壓源，地以及輸入信號12345VpulsePeriod:3.564us2023/9/19浙大微電子48/714.連接形成可以做仿真的電路圖

創(chuàng)建FSK仿真電路圖2023/9/19浙大微電子49/71Cadence中Spectre的仿真1、準(zhǔn)備階段2、進(jìn)入Cadence軟件包3、創(chuàng)建FSK模擬調(diào)制器電路圖4、創(chuàng)建FSK仿真電路圖5、模擬仿真器的設(shè)置6、模擬仿真結(jié)果的顯示以及處理

2023/9/19浙大微電子50/71模擬仿真器的設(shè)置(重點)Composer-schamatic界面中的Tools→AnalogEnvironment項可以打開AnalogDesignEnvironment窗口，如右圖所示。2023/9/19浙大微電子51/71AnalogDesignSimulation菜單介紹Session菜單SchematicWindowSaveState

LoadState

Options

Reset

Quit打開仿真電路圖保存當(dāng)前所設(shè)定的模擬所用到的各種參數(shù)加載已經(jīng)保存的狀態(tài)一些顯示選項的設(shè)置重置analogartist退出2023/9/19浙大微電子52/71Setup菜單Design

Simulator/directory/host

Temperature

ModelLibraryEnvironment選擇所要模擬的線路圖選擇模擬使用的模型一般有cdsSpicehspiceS

spectre等設(shè)置模擬時的溫度設(shè)置庫文件的路徑和仿真方式設(shè)置仿真的環(huán)境（后仿真時需設(shè)置）AnalogDesignSimulation菜單介紹2023/9/19浙大微電子53/71Modellibrary2023/9/19浙大微電子54/71Analysis菜單選擇模擬類型Spectre的分析有很多種，如右圖，最基本的有tran（瞬態(tài)分析）dc（直流分析）ac（交流分析）tran（瞬態(tài)分析）可選擇三種仿真精度：寬松的（liberal）適中的（moderate）保守的（conservative）停止時間AnalogDesignSimulation菜單介紹2023/9/19浙大微電子55/71添加觀察信號仿真12選中INPUT和OUTPUT兩根線后，按Esc鍵退出選擇2023/9/19浙大微電子56/71Cadence中Spectre的仿真1、準(zhǔn)備階段2、Cadence軟件啟動3、創(chuàng)建FSK模擬調(diào)制器電路圖4、創(chuàng)建FSK仿真電路圖5、模擬仿真器的設(shè)置6、模擬仿真結(jié)果的顯示以及處理

2023/9/19浙大微電子57/71模擬結(jié)果的顯示1/2在仿真有了結(jié)果之后，如果設(shè)定的output有plot屬性的話，系統(tǒng)會自動調(diào)出waveform窗口，并顯示outputs的波形，如左圖2023/9/19浙大微電子58/71模擬結(jié)果的顯示2/22023/9/19浙大微電子59/71123456781

23

4567頻譜分析1/42023/9/19浙大微電子60/71頻譜分析2/42023/9/19浙大微電子61/71頻譜分析3/4202