2022年南陽師范學(xué)院軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B(有答案)

B(有答案)1、主存與Cache間采用全相聯(lián)映射方式，Cache容量4MB,分為4塊，每塊IMB,主存容量256MB。若主存讀/寫時(shí)間為30ms,Cache的讀/寫時(shí)間為3ns,平均讀/寫時(shí)間2、某計(jì)算機(jī)的存儲系統(tǒng)由Cache一主存系統(tǒng)構(gòu)成，Cache的存取周期為10ms,主存的存取周期為50ms。在CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為4800次，主存完成的存取次數(shù)為200次，該Cache一主存系統(tǒng)的效率是()?！咀ⅲ河?jì)算機(jī)存取時(shí)，同時(shí)訪問Cache和主存，Cache訪問命中，則主存訪問失效；Cache訪問未命中，則等待主存訪問】3、假設(shè)基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100s,其中90s為CPU時(shí)間，其余為/0時(shí)間。若CPU速度提高50%,V/O速度不變，則運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時(shí)間是()。4、計(jì)算機(jī)()負(fù)責(zé)指令譯碼。A.算術(shù)邏輯單元B.控制單元(或者操作碼譯碼器)C.存儲器電路D.輸入/輸出譯碼電路5、下列描述中，正確的是()。A.控制器能理解、解釋并執(zhí)行所有指令以及存儲結(jié)果B.所有數(shù)據(jù)運(yùn)算都在CPU的控制器中完成C.ALU可存放運(yùn)算結(jié)果D.輸入、輸出裝置以及外界的輔助存儲器稱為外部設(shè)備6、關(guān)于同步控制說法正確的是()。A.采用握手信號B.由統(tǒng)一時(shí)序電路控制的方式C.允許速度差別較大的設(shè)備一起接入工作7、下列關(guān)于總線仲裁方式的說法中，正確的有()。I獨(dú)立請求方式響應(yīng)時(shí)間最快，是以增加處理器開銷和增加控制線數(shù)為代價(jià)的Ⅱ計(jì)數(shù)器定時(shí)查詢方式下，有，根總線請求(BR)線和一根設(shè)備地址線，若每次計(jì)數(shù)都從0開始，則設(shè)備號小的優(yōu)先級高Ⅲ.鏈?zhǔn)讲樵兎绞綄﹄娐饭收献蠲舾蠭V.分布式仲裁控制邏輯分散在總線各部件中，不需要中央仲裁器8、下列說法中正確的是()。A.采用微程序控制器是為了提高速度B.控制存儲器采用高速RAM電路組成C.微指令計(jì)數(shù)器決定指令的執(zhí)行順序D.一條微指令放在控制存儲器的一個單元中9、關(guān)于通用寄存器，下列說法正確的是()。A.可存放指令的寄存器B.可存放程序狀態(tài)字的寄存器10、下列有關(guān)I/O接口的敘述中，錯誤的是()。11、流水線中有3類數(shù)據(jù)相關(guān)沖突：寫后讀相關(guān)、讀后寫相關(guān)、寫后寫相關(guān)。那么下列3組指令中存在讀后寫相關(guān)的是()。D.以上都不是12、假設(shè)編譯器規(guī)定int和shot類型長度分別為32位和16位，若有下列C語言語句：unsignedinty=x;得到y(tǒng)的機(jī)器數(shù)為()13、假設(shè)有7位信息碼010101,則低位增設(shè)偶校驗(yàn)位后的代碼和低位增設(shè)奇校驗(yàn)位后的代碼分別為()。14、直接尋址的無條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入()。A.程序計(jì)數(shù)器(PC)B.累加器(ACC)C.指令寄存器(IR)D.地址寄存器(MAR)15、某計(jì)算機(jī)主存空間為4GB,字長為32位，按字節(jié)編址，采用32位定長指令字格式。若指令按字邊界對齊存放，則程序計(jì)數(shù)器(PC)和指令寄存器(IR)的位數(shù)至少分別是16、尋址方式按操作數(shù)的物理位置不同，多使用型和型，前者比后者執(zhí)行速度快。17、RISC的中文含義是,CISC的中文含義是。18、存儲器的技術(shù)指標(biāo)有存儲容量、存取時(shí)間、和、19、多媒體CPU是帶有技術(shù)的處理器，它是一種多媒體擴(kuò)展結(jié)構(gòu)技術(shù)，特別適合21、漢字的、、是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。22、不同的CRT顯示標(biāo)準(zhǔn)所支持的最大和數(shù)目是不同的。23、一個定點(diǎn)數(shù)由和兩部分組成。24、·計(jì)算機(jī)硬件包括、、適配器，輸入/輸出設(shè)備。25、計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用傳送、 30、外圍設(shè)備的I/0控制方式分哪幾類?34、一臺8位微機(jī)的地址總線為l6條，其RAM存儲器容量為32KB,首地址為4000H,且地址是連續(xù)的，可用的最高地址是多少?35、設(shè)某機(jī)主存容量為16MB,Cache的容量為8KB,且按字節(jié)編址。每字塊8個字，每字32位。設(shè)計(jì)一個4路組相聯(lián)映射的Cache組織。2)設(shè)Cache初態(tài)為空，CPU依次從主存0,1,2,..,99號單元中讀出100個字(主存一次讀出一個字),并重復(fù)此次序10次，問命中率是多少?3)若Cache速度是主存速度的5倍，試問有Cache和無Cache相比，速度提高多少倍?4)系統(tǒng)的效率是多少?36、已知有效信息位為1100,試用生成多項(xiàng)式G(x)=101l將其編成CRC碼。37、某16位計(jì)算機(jī)的主存按字節(jié)編碼，存取單位為16位；采用16位定長指令字格式：CPU采用單總線結(jié)構(gòu)，主要部分如下圖所示。圖中R0~R3為通用寄存器：T為 (right)3種操作，控制信號為SRop,SR的輸出由信號SRout控制：ALU可實(shí)現(xiàn)直送A(mova)、A加B(add)、A減B(sub)、A與B(and)、A或B(or)、非A(not)、A加1(inc)7種操作，控制信號為ALUop。請回答下列問題。1)圖中哪些寄存器是程序員可見的?為何要設(shè)置暫存器T?2)控制信號ALUop和SRop的位數(shù)至少各是多少?3)控制信號SRout所控制部件的名稱或作用是什么?4)端點(diǎn)①~⑨中，哪些端點(diǎn)須連接到控制部件的輸出端?5)為完善單總線數(shù)據(jù)通路，需要在端點(diǎn)①~⑨中相應(yīng)的端點(diǎn)之間添加必要的連線。寫出連線的起點(diǎn)和終點(diǎn)，以正確表示數(shù)據(jù)的流動方向。6)為什么二路選擇器MUX的一個輸入端是2?⑦4⑩T⑥主存總線38、一條雙字長的取數(shù)指令(LDA)存于存儲器的200和201單元，其中第一個字為操作碼OP和尋址特征M,第二個字為形式地址A。假設(shè)PC當(dāng)前值為200(還沒有取該條雙字長指令),變址寄存器IX的內(nèi)容為100,基址寄存器的內(nèi)容為200,內(nèi)容表的各列分別為尋址方式，該尋址方式下的有效地址以及取數(shù)指令執(zhí)行結(jié)束后累加器ACC的內(nèi)容(ACC中存放的其實(shí)就是有效地址對應(yīng)的操作數(shù)),試補(bǔ)全表。尋址方式累加器ACC的內(nèi)容立即尋址直接尋址間接尋址相對尋址變址尋址基址尋址先變址后問址先間址后變址39、寫出一個定點(diǎn)8位字長的二進(jìn)制數(shù)在下列情況中所能表示的真值(數(shù)值)范圍：1)不帶符號數(shù)表示。2)原碼表示。3)補(bǔ)碼表示。4)反碼表示。5)移碼表示。參考答案一、選擇題18、存儲周期存儲器帶寬19、MMX圖像數(shù)據(jù)21、輸入編碼(或輸入碼)內(nèi)碼(或機(jī)內(nèi)碼)字模碼22、分辨率顏色23、符號位數(shù)值域24、運(yùn)算器存儲器控制器25、并行串行復(fù)用是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個時(shí)鐘周期內(nèi)一個功能部件被使用多次。碼元傳輸速率，每秒通過信道傳輸?shù)拇a元數(shù)。(傳的是信號)將高級語言程序轉(zhuǎn)換成機(jī)器語言程序的計(jì)算機(jī)軟件。29、立即數(shù)：在指令中直接給出的操作數(shù)設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡單(2)程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時(shí)間，但硬件結(jié)構(gòu)相對復(fù)雜一些。(3)直接內(nèi)存訪問(DMA)方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問時(shí)間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場合。(4)通道方式：可以實(shí)現(xiàn)對外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。(5)外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近一(5)硬件識別中斷源(移到中斷服務(wù)子程序入口地，址)32、答：刷新：對DRAM定期進(jìn)行的全部重寫過程；刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，存在CPU訪存死時(shí)間。分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時(shí)間。異步式：是集中式和分散式的折衷。33、答：水平型微指令的特點(diǎn)是一次能定義并執(zhí)行多個并行操作的微命令。從編碼方式看，直接編碼、字段直接編碼、字段間接編碼以及直接和字段混合編碼都屬水平型微指令。其中直接編碼速度最快，字段編碼要經(jīng)過譯碼，故速度受影響。34、解析：32KB存儲空間共占用15條地址線，若32KB的存儲地址起始單元為0000H,其范圍應(yīng)為0000H~7FFFH,但現(xiàn)在的首地址為4000H,即首地址后移了，因此最高地址也應(yīng)該相應(yīng)后移，故最高地址=4000H+7FFFH=BFFFH。歸納總結(jié)：32KB的存儲空間是連續(xù)的，由于首地址發(fā)生變化，因此術(shù)地址也會跟著發(fā)生變化。1)主存地址字段如圖所示。組號13位2)由于Cache初態(tài)為空，因此CPU讀0號單元時(shí)不命中，必須訪存，同時(shí)將該字所在的主存塊調(diào)入Cache(調(diào)入內(nèi)存一定是一整塊調(diào)入，而一塊包括8個單元),接著CPU讀1~7號單元均命中。同理，CPU讀8,16,..,96號單元均不命中。可見，CPU在連續(xù)讀100個字中共有13次未命中，而后9次循環(huán)讀100個字全部命中，命中率為3)設(shè)主存存儲周期為5t,Cache的存儲周期為t,沒有Cache的訪問時(shí)間是5t×1000,有Cache存儲周期為t×(1000-13)+5t×13,則有Cache和無Cache相比，速度提高的倍數(shù)為4)系統(tǒng)的效率為1)程序員可見寄存器為通用寄存器(R0~R3)和PC.因?yàn)椴捎昧藛慰偩€結(jié)構(gòu)，因2)ALU共有7種操作，故其操作控制信號ALUop至少需要3位；移位寄存器有3種3)信號SRout所控制的部件是一個三態(tài)門，用于控制移位器與總線之間數(shù)據(jù)通路4)端口①、②、③、⑤、⑧須連接到控制部件輸出端。5)連線1,⑥→⑨:連線2,①④。6)因?yàn)槊織l指令的長度為16位，按字節(jié)編址，所以每條指令占用2個內(nèi)存單元，順序執(zhí)行時(shí)，下條指令地址為(PC)+2.MUX的一個輸入端為2,可便于執(zhí)行直接尋址：由于直接尋址的有效地址EA為形式地址本身，因此直接尋址的有效地址為300,根據(jù)題目給出的表格可知，地址為300對應(yīng)的內(nèi)容為400。間接尋址：間接尋址中根據(jù)形式地址尋找到的內(nèi)容才是真正的有效地址，即根據(jù)存儲器的內(nèi)容300找到的400才是間接尋址的有效地址，故有效地址為400,地址為400對應(yīng)的內(nèi)容為700。相對尋址：相對尋址中形式地址加上PC的內(nèi)容為有效地址，PC當(dāng)前值為200,當(dāng)取出一條指令后，變?yōu)?02,故有效地址為202+300-502,地址為502對應(yīng)的內(nèi)容為900。變址尋址：變址尋址的有效地址為形式地址加上變址寄存器的內(nèi)容，因此有效地址為100+300-400,地址為400對應(yīng)的內(nèi)容為700。基址尋址：基址尋址的有效地址為形式地址加上基址寄存器的內(nèi)容，因此有效地址為200+300=500,地址為500對應(yīng)的內(nèi)容為600。先變址后間址：先變址，即先是形