組合邏輯電路的設計方法_第1頁
組合邏輯電路的設計方法_第2頁
組合邏輯電路的設計方法_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

組合邏輯電路的設計方法一、設計步驟依據(jù)給出的實際規(guī)律問題，求出實現(xiàn)該實際問題的規(guī)律功能的組合規(guī)律電路，這就是組合規(guī)律電路設計的任務。在使用不同的器件進行設計時，電路的“最簡”也有不同的含意。用小規(guī)模數(shù)字集成電路進行設計的最簡標準是所用的門數(shù)目最少，而且門的輸出端數(shù)目也最少；用中規(guī)模數(shù)字集成電路進行設計的最簡標準是所用集成電路個數(shù)最少，品種最少，同時集成電路間的連線也最少。

組合規(guī)律電路設計的一般步驟如下：

根據(jù)設計要求列出真值表；依據(jù)題意設輸入變量和輸出函數(shù)并規(guī)律賦值，確定它們相互間的關系，然后將輸入變量以自然二進制數(shù)挨次的各種取值組合排列，列出真值表。

2．依據(jù)真值表，寫出輸出規(guī)律函數(shù)表達式；

3．對輸出規(guī)律函數(shù)進行化簡，可采納代數(shù)法或卡諾圖法；

4．依據(jù)最簡輸出規(guī)律函數(shù)式畫出規(guī)律圖。

二、設計舉例

【例】設計一個A、B、C三人表決電路。當表決某個提案時，多數(shù)人同意，提案通過，同時A具有拒絕權。用與非門實現(xiàn)。

解：設計步驟

（1）列出真值表

設A、B、C三個人，表決同意用1表示，不同意時用0表示；Y為表決結果，提案通過用1表示，通不過用0表示；同時還應考慮A具有拒絕權。

輸入

輸出

ABC

Y

000

001

010

011

100

101

110

111

0

0

0

0

0

1

1

1

（2）寫出輸出函數(shù)表達

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論