7兩級CMOS運算放大器設(shè)計1

1AnalogandMix-SignalIntegratedCircuitDesign

--兩級CMOS運算放大器設(shè)計西安電子科技大學微電子學院劉簾曦西安電子科技大學2CMOS運算放大器的基本分類西安電子科技大學單級差分運算放大器（電流鏡做負載的差分放大器）套筒式共源共柵CMOS運算放大器（單級）折疊共源共柵CMOS運算放大器（單級）兩級CMOS運算放大器Rail-to-Rail

CMOS運算放大器ChopperCMOS運算放大器3一、運放的概念、組成與電路結(jié)構(gòu)西安電子科技大學運算放大器（簡稱運放）是模擬電路和混合信號電路中最主要的電路模塊之一。將運算放大器配以各種輔助電路，則可以實現(xiàn)對輸入信號的條件放大、微分、積分、求積、對數(shù)等運算功能；理論上說，運放的差模電壓增益為無限大，輸入阻抗也是無限大，輸出阻抗為零，但實際的運放的性能只能接近這些值；運放作為一種有足夠正向增益的放大器，當加上負反饋時，其閉環(huán)轉(zhuǎn)移函數(shù)與運放增益無關(guān)；4兩級CMOS運算放大器設(shè)計一、兩級運放的概念、組成與電路結(jié)構(gòu)二、兩級運放的頻率補償三、兩級運放的一般設(shè)計方法四、兩級運放的仿真和測試五、兩級運放的版圖設(shè)計西安電子科技大學5兩級CMOS運算放大器的提出西安電子科技大學差分放大器可以稱為一級運算放大器，其電路的增益由輸入對管的跨導與輸出阻抗的乘積來決定，因而一般都無法達到高的增益

；共源共柵結(jié)構(gòu)雖然在一定程度上提高了電路增益，但是卻限制了電路的輸出擺幅

；提出兩級放大器的結(jié)構(gòu)。6CMOS兩級運算放大器的基本特性（性能指標）直流開環(huán)增益（DCOpen-LoopGain）>70dB單位增益帶寬（Unit-GainBandwidth）>5MHz相位裕度（PhaseMargin）45<PM<75失調(diào)電壓（OffsetVoltage）VOS<20mV建立時間（SettingTime）TSET<1us電源抑制比（PSRR）>60dB共模抑制比（CMRR）>60dB輸出電壓擺幅（OutputVoltageSwing）>1.5V（Rail-to-Rail：0~3.3V）芯片面積（SiliconDieArea）西安電子科技大學7兩級CMOS運算放大器的基本結(jié)構(gòu)西安電子科技大學

M1和M2的寬長比相等，M3和M4的寬長比相等;兩級運放的電路具有兩個高阻節(jié)點A和B，這就是說電路存在兩個主極點，因而降低了運放的相位裕度;為了使運放穩(wěn)定工作，通常在兩級運放的第一級和第二級之間中加入補償電容，即在A點和B點之間加入補償電容Cc（Miller電容），通過補償電容的反饋作用，把兩個極點拉開。

（a）無補償運放（b）有補償運放8密勒定理西安電子科技大學

式中，，是所關(guān)心頻率下的小信號增益，通常為簡化計算，我們一般用低頻增益來代替AV，這樣可以使我們深入理解電路的頻率特性。

（a）（b）9二、兩級運放的頻率補償西安電子科技大學運放一般用在負反饋結(jié)構(gòu)中，在此結(jié)構(gòu)中，相當高而又不確定的開環(huán)增益和反饋一起作用，可以獲得一個很準確的轉(zhuǎn)移函數(shù)，它是含有反饋參數(shù)的函數(shù)

下圖表示了一種通用的負反饋結(jié)構(gòu)，圖中A是放大器增益，通常是運放的開環(huán)差分電壓增益，F(xiàn)是從運放的輸出通過負反饋，回到輸入的轉(zhuǎn)移函數(shù)如果直流開環(huán)增益A(0)在1000到2000之間，而F(0)＝1，則前向增益在0.999到0.9995之間變化。如果回路增益很高，則可用反饋網(wǎng)絡(luò)來精確控制前向轉(zhuǎn)移函數(shù)。這就是運放的應(yīng)用原理。

反饋系統(tǒng)

10兩級CMOS運放的穩(wěn)定性分析西安電子科技大學反饋信號必須滿足一定的相位和幅值條件，以避免信號產(chǎn)生再生現(xiàn)象，即滿足下式：（如果出現(xiàn)了再生，就可能使運放產(chǎn)生振蕩

）其中ω0定義為：上述條件也等價為：其中ω0定義為：11波特圖西安電子科技大學1、幅頻曲線中，每經(jīng)過一個極點ωP(零點ωZ)，曲線斜率以-20dB/dec(+20dB/dec)變化。2、相頻曲線中，相位在0.1ωP(0.1ωZ)處開始變化，每經(jīng)過一個極點ωP(零點ωZ)，相位變化-45°(+45°)，相位在10ωP(10ωZ)處變化-90°(+90°)3、一般來講，極點

(零點)對相位的影響比對幅頻的影響要大一些。12兩級CMOS運放的穩(wěn)定性分析西安電子科技大學也就是說，穩(wěn)定性是由單位開環(huán)增益的相位值決定的，即由相位裕度決定。所以系統(tǒng)穩(wěn)定性的重要體現(xiàn)就是運放的相位裕度較大，一般運放的相位裕度要求在60o左右。

13兩級運放穩(wěn)定性的其他描述西安電子科技大學兩級運放設(shè)計中也有用其他參數(shù)來表征穩(wěn)定性，例如：建立時間或者轉(zhuǎn)換速率。14無補償兩級運放的小信號模型

西安電子科技大學15無補償兩級運放的小信號模型

西安電子科技大學

無補償運放的二階模型，為使結(jié)果通用，用角標I表示第一級的元件，角標II代表第二級的元件;其中R?（R??）是從運放的第一（二）級的輸出端“看到的”與地之間的電阻，C?（C??）是從運放地第一（二）級的輸出端“看到的”與地之間的電容。

傳輸函數(shù)：兩個極點的位置：

16有補償兩級運放的小信號模型西安電子科技大學補償電容CC的作用是削弱主極點的影響而擴大運放的頻寬，由于補償電容CC的引入，運放的傳輸函數(shù)變?yōu)閮蓚€極點變?yōu)?/p>

17補償電容CC對兩級運放的極點-零點的影響西安電子科技大學補償電容CC在右半平面（RHP）引入了一個零點Z若C??>CC>C?，且C??>>C?

18三、兩級運放的設(shè)計設(shè)計流程用途和要求選擇和確定運放的基本結(jié)構(gòu)，做出一個描述全部晶體管互連的圖；確定運放的直流電流，并設(shè)計所有晶體管尺寸和無源器件大小；

仿真輔助優(yōu)化設(shè)計物理設(shè)計

晶體管的物理設(shè)計

整體版圖設(shè)計

寄生參數(shù)提取和后仿真

物理規(guī)則檢查和電氣規(guī)則檢查制造與測試西安電子科技大學19兩級運放的設(shè)計方法西安電子科技大學設(shè)計運放之前需要確定的條件1、基本條件：工藝要求（VT，K’，Cox等）；電源電壓、電流及其范圍；工作溫度和范圍；2、電學參數(shù)要求20兩級CMOS運算放大器的平衡條件

西安電子科技大學觀察兩級運放，在M1-M7中，只有M4是無法保證其飽和的。假設(shè)Vsg4=Vsg6，這樣電流鏡M3和M4完全對稱了，而且確保了M4飽和。而如果Vsg4=Vsg6成立，那么：另外，當電路平衡時，I5=2I4，且I6=I7，因此平衡條件可以表述為：21兩級CMOS運算放大器的一些重要關(guān)系

西安電子科技大學22兩級CMOS運算放大器的設(shè)計步驟（1）

1、設(shè)計步驟從選定電路中所用MOS器件的長度入手，此長度決定了溝道長度調(diào)制參數(shù)，這是計算增益必不可少的參數(shù)。選定了標準MOS晶體管器件長度后，下一步是確定最小補償電容CC，配置一個比GB高2.2倍的負載極點P2可得到60度的相位裕度，即極點和零點的位置要求CC的最小值為(設(shè)Z>10GB)

西安電子科技大學2、下一步，根據(jù)轉(zhuǎn)換速率的要求計算最小尾電流I5，即如果沒有給定轉(zhuǎn)換速率SR，則可以按建立時間TSET的要求來選值，并設(shè)輸出擺幅約為電源的一半，如此求得的I5以后還可根據(jù)要求進行修正。

23兩級CMOS運算放大器的設(shè)計步驟（2）西安電子科技大學3、用共模電壓范圍（高電平）來確定M3的寬長比，即

如果(W/L)3的值小于1，就必須增加此值并使W和L乘積最小，這是為了減小了柵區(qū)的面積，也減小了柵電容。此電容會影響極點－零點對，使相位裕度減小一點。

4、從CC和GB的表達式來確定輸入晶體管的跨導，可以用下面方程來計算跨導gm2從而可直接求得輸入晶體管M2的寬長比24兩級CMOS運算放大器的設(shè)計步驟（3）西安電子科技大學5、下面利用共模電壓范圍（低電平）計算M5的飽和電壓：若VDS5＜100mV，則可能會使(W/L)5過大，這是不可接受的。若VDS5＜0V，則說明所確定的共模范圍CMR的技術(shù)規(guī)范太嚴了。為此，我們可以減小I5或增加(W/L)1。注意，應(yīng)考慮條件改變后對前面設(shè)計步驟的影響。這樣反復迭代，直到獲得滿意的結(jié)果。6、由求得的VDS5得到(W/L)5為

7、要得到60度的相位裕度，應(yīng)假設(shè)負載極點位于GB的2.2倍處。由此及p2關(guān)系式，可求出跨導gm6：25兩級CMOS運算放大器的設(shè)計步驟（4）西安電子科技大學計算I6：要根據(jù)輸出電壓最大值來調(diào)整S6，保證M6飽和。

8、計算S626兩級CMOS運算放大器的設(shè)計步驟（5）西安電子科技大學10、最后檢查運放的總增益和運放功耗：11、如果增益太低，許多參數(shù)還要再做調(diào)整，例如減小I5和I6，增大M6的寬長比并減小M2的寬長比等。9、運放平衡時有：I6=I7，因此可得：可以據(jù)此檢查最小輸出電壓的要求。

12、仿真所有參數(shù)，檢驗是否滿足設(shè)計之初的電學要求。27運放的性能與器件、電流之間的關(guān)系西安電子科技大學漏極電流M1和M2M3和M4M6M7補償電容CCI5I7W/LLLW/LL增大直流增益↓1/2↓1/2↑1/2↑↑↑1/2↑增大GB↑1/2↑1/2↓增大RHP零點↑1/2↑1/2↓增大SR↑↓增大CL↑在完成以上計算和設(shè)計后，可以采用Spice仿真軟件進行仿真驗證。

28四、兩級運放的仿真和測試西安電子科技大學仿真是對設(shè)計的細化和驗證，對精度的提高，對性能的優(yōu)化，是一個逐次逼近理想值的過程。目前模擬信號的仿真工具是Hspice和Spectre，仿真方法主要是瞬態(tài)仿真、直流掃描和交流掃描；直流仿真（DC）：直流分量與電路參數(shù)的關(guān)系瞬態(tài)仿真（TRAN）：時間與電路參數(shù)的關(guān)系交流仿真（AC）：頻率與電路參數(shù)的關(guān)系29四、兩級運放的仿真包含內(nèi)容西安電子科技大學對運放的仿真主要包含以下方面的內(nèi)容：開環(huán)增益和相位裕度（AV&PM）共模輸入電壓范圍（VICMR）失調(diào)電壓（VOS）轉(zhuǎn)換速率（壓擺率SR）和建立時間（TSET）共模抑制比和電源抑制比（CMRR&PSRR）30開環(huán)增益和相位裕度的仿真（AC分析）西安電子科技大學31共模輸入電壓的仿真和測試（DC分析）西安電子科技大學對輸入信號在0~Vdd范圍內(nèi)進行DC分析，測試輸出電壓能夠跟隨輸入電壓的的范圍，即為運放的共模輸入范圍，這種方法是建立在輸出擺幅不影響輸入范圍的基礎(chǔ)之上的。32系統(tǒng)輸出失調(diào)電壓的仿真和測試（DC分析）西安電子科技大學定義：實際運放中，當輸入信號為零時，由于輸入級的差分對不匹配及電路本身的偏差，使得輸出不為零，而為一較小值，該值為輸出失調(diào)電壓。33SR和TSET、VOS的仿真和測試（TRAN分析）西安電子科技大學34PSRR和C