第七講-存儲器的校驗

六、存儲器的校驗編碼的糾錯、檢錯能力與編碼的最小距離有關L——編碼的最小距離D——檢測錯誤的位數(shù)C——糾正錯誤的位數(shù)漢明碼是具有一位糾錯能力的編碼4.2L1=D+C(D≥C)1.編碼的最小距離任意兩組合法代碼之間二進制位數(shù)的最少差異L=3具有一位糾錯能力漢明碼的組成需增添？位檢測位檢測位的位置？檢測位的取值？2k

≥

n+k+1檢測位的取值與該位所在的檢測“小組”中承擔的奇偶校驗任務有關組成漢明碼的三要素4.22.漢明碼的組成2i

(i=0，1，2，3，)…各檢測位Ci

所承擔的檢測小組為gi

小組獨占第2i－1

位gi

和gj

小組共同占第2i－1+2j－1

位gi、gj

和gl

小組共同占第2i－1+2j－1+2l－1

位C1

檢測的g1小組包含第1，3，5，7，9，11，…C2

檢測的g2

小組包含第2，3，6，7，10，11，…C4

檢測的g3

小組包含第4，5，6，7，12，13，…C8

檢測的g4

小組包含第8，9，10，11，12，13，14，15，24，…4.2例4.4求0101按“偶校驗”配置的漢明碼解：∵n=4根據(jù)2k

≥n+k+1得k=3漢明碼排序如下:二進制序號名稱1234567C1C2C40∴0101的漢明碼為

010010101014.210按配偶原則配置0011的漢明碼二進制序號名稱1234567C1C2C41000011解：∵n=4根據(jù)2k

≥n+k+1取k=3C1=357=1C2=367=0C4=567=0∴0011的漢明碼為

1000011練習14.23.漢明碼的糾錯過程形成新的檢測位Pi

，如增添3位（k=3），新的檢測位為P4P2P1

。以k=3為例，Pi

的取值為P1=13

57P2=23

67P4=45

67對于按“偶校驗”配置的漢明碼不出錯時P1=0，P2=0，P4=0C1C2C4其位數(shù)與增添的檢測位有關，4.2P1=1357=0無錯P2=2367=1有錯P4=4567=1有錯∴

P4P2P1=110第6位出錯，可糾正為0100101，故要求傳送的信息為

0101。糾錯過程如下例4.5解：

已知接收到的漢明碼為0100111（按配偶原則配置）試問要求傳送的信息是什么?4.2

練習2P4=4567=1P2=2367=0P1=1357=0∴P4P2P1=100第4位錯，可不糾寫出按偶校驗配置的漢明碼0101101的糾錯過程練習3按配奇原則配置0011的漢明碼配奇的漢明碼為01010114.2七、提高訪存速度的措施采用高速器件調整主存結構1.單體多字系統(tǒng)W位W位W位W位W位

地址寄存器

主存控制器......單字長寄存器數(shù)據(jù)寄存器存儲體采用層次結構Cache–主存增加存儲器的帶寬4.22.多體并行系統(tǒng)(1)高位交叉M0……M1……M2M3…………4.2體內地址體號體號地址000000000001001111010000010001011111100000100001101111110000110001111111順序編址各個體并行工作4.2M0地址01……n－1M1nn+1……2n－1M22n2n+13n－1M33n3n+14n－1…………地址譯碼體內地址體號體號(1)高位交叉M0……M1……M2M3…………4.2

體號體內地址地址000000000001000010000011000100000101000110000111111100111101111110111111(2)低位交叉各個體輪流編址4.2M0地址04……4n－4M115……4n－3M2264n－2M3374n－1…………地址譯碼

體號體內地址

體號(2)低位交叉各個體輪流編址低位交叉的特點在不改變存取周期的前提下，增加存儲器的帶寬時間單體訪存周期單體訪存周期4.2啟動存儲體0啟動存儲體1啟動存儲體2啟動存儲體3

4.2設四體低位交叉存儲器，存取周期為T，總線傳輸周期為τ，為實現(xiàn)流水線方式存取，應滿足T＝4τ。連續(xù)讀取4個字所需的時間為

T＋(4

－1)τ(3)存儲器控制部件（簡稱存控）易發(fā)生代碼丟失的請求源，優(yōu)先級最高嚴重影響CPU工作的請求源，給予次高優(yōu)先級4.2控制線路排隊器節(jié)拍發(fā)生器QQCM來自各個請求源

…主脈沖存控標記觸發(fā)器4.23.高性能存儲芯片(1)SDRAM(同步DRAM)在系統(tǒng)時鐘的控制下進行讀出和寫入CPU無須等待(2)RDRAM由Rambus

開發(fā)，主要解決存儲器帶寬問題(3)帶

Cache

的

DRAM在DRAM的芯片內集成了一個由SRAM

組成的Cache

，有利于猝發(fā)式讀取

4.3高速緩沖存儲器一、概述1.問題的提出避免CPU“空等”現(xiàn)象CPU和主存（DRAM）的速度差異緩存CPU主存容量小速度高容量大速度低程序訪問的局部性原理2.Cache的工作原理(1)主存和緩存的編址主存和緩存按塊存儲塊的大小相同B

為塊長~~~~……主存塊號主存儲器012m－1字塊0字塊1字塊M－1主存塊號塊內地址m位b位n位M塊B個字緩存塊號塊內地址c位b位C塊B個字~~~~……字塊0字塊1字塊C－1012c－1標記Cache緩存塊號4.3(2)命中與未命中緩存共有C

塊主存共有M

塊M>>C主存塊調入緩存主存塊與緩存塊建立了對應關系用標記記錄與某緩存塊建立了對應關系的主存塊號命中未命中主存塊與緩存塊未建立對應關系主存塊未調入緩存4.3(3)Cache的命中率CPU欲訪問的信息在Cache中的比率命中率與Cache的容量與塊長有關一般每塊可取4~8個字塊長取一個存取周期內從主存調出的信息長度CRAY_116體交叉塊長取16個存儲字

IBM370/1684體交叉

塊長取4個存儲字（64位×4

=

256位）4.3(4)Cache–主存系統(tǒng)的效率效率e

與命中率有關

設Cache命中率為h，訪問Cache

的時間為tc

，

訪問

主存的時間為tm

4.3則

e=×100%

tc

h

×

tc+(1－h(huán))×tm

訪問Cache的時間

平均訪問時間

e=×100%3.Cache的基本結構4.3Cache替換機構Cache存儲體主存Cache地址映射變換機構由CPU完成4.Cache的讀寫操作

訪問Cache取出信息送CPU

訪問主存取出信息送CPU將新的主存塊調入Cache中執(zhí)行替換算法騰出空位

結束命中？Cache滿？CPU發(fā)出訪問地址

開始是否是否讀4.3Cache和主存的一致性4.Cache的讀寫操作寫4.3寫直達法（Write–

through）寫回法（Write–

back）寫操作時數(shù)據(jù)既寫入Cache又寫入主存

寫操作時只把數(shù)據(jù)寫入Cache而不寫入主存當Cache數(shù)據(jù)被替換出去時才寫回主存

寫操作時間就是訪問主存的時間，讀操作時不涉及對主存的寫操作，更新策略比較容易實現(xiàn)寫操作時間就是訪問Cache的時間，讀操作Cache失效發(fā)生數(shù)據(jù)替換時，被替換的塊需寫回