2014就快過(guò)去了你知道你的SDRAM在哪里嗎？它將會(huì)有什么變化

2014就快過(guò)去了，你知道你的SDRAM在哪里嗎？它將會(huì)有什么變化？

SteveLeibson,賽靈思戰(zhàn)略營(yíng)銷與業(yè)務(wù)規(guī)劃總監(jiān)上周在X-festSanJose大會(huì)上，我參加了四個(gè)技術(shù)座談會(huì)，第一個(gè)就是關(guān)于存儲(chǔ)器接口和FPGA的，尤其是Xilinx的UltraScale系列FPGA。這次座談會(huì)上有很多關(guān)于SDRAM的有價(jià)值的資料。BryanFletcher是Avnet（安富利）的一名技術(shù)營(yíng)銷總監(jiān)，他的演講是從分析DDR3與DDR4SDRAM的動(dòng)態(tài)市場(chǎng)占有率開始的，DDR3SDRAM目前是市場(chǎng)占有率的主體，也就是說(shuō)DDR3SDRAM存儲(chǔ)器的每比特成本要比其他SDRAM成本要低，性價(jià)比要高。這樣的市場(chǎng)格局不會(huì)一直持續(xù)下去，下面圖片顯示的是Gartner對(duì)于2018年之前的SDRAM市場(chǎng)份額占有形勢(shì)的預(yù)測(cè)：正如你所看到的，曾經(jīng)的市場(chǎng)主體DDR2將走向沒(méi)落，它的市場(chǎng)份額占有率將從10%下降到5%。這意味著將下降到很難再有銷量的水平，市場(chǎng)主體DDR3SDRAM在下一年年初之前它的市場(chǎng)需求將是必不可少的，會(huì)呈現(xiàn)一種與DDR4SDRAM平分秋色的形勢(shì)，但是之后DDR3的市場(chǎng)占有率將會(huì)迅速減少，DDR4SDRAM將會(huì)成為市場(chǎng)的領(lǐng)導(dǎo)者。原因？為什么？我們可以從三個(gè)“P（單詞首字母）”方面分析——價(jià)格（price）、性能（performance）、功耗（power）

——這些正是電子電氣工程所關(guān)心的問(wèn)題。Fletcher解釋說(shuō)DDR4SDRAM將會(huì)是在這三個(gè)方面都是最出色的。正如上面的圖表顯示，DDR4SDRAM將會(huì)占據(jù)大部分的市場(chǎng)份額，主要是靠PC市場(chǎng)銷量的推動(dòng)。市場(chǎng)占有率會(huì)推動(dòng)產(chǎn)品的更新，同時(shí)反過(guò)來(lái)也會(huì)影響產(chǎn)品的價(jià)格。請(qǐng)注意SDRAM在FPGA市場(chǎng)的銷售情況與PC機(jī)市場(chǎng)的形勢(shì)如出一轍。而且DDR4SDRAM將會(huì)使用更先進(jìn)的處理技術(shù)來(lái)生產(chǎn)，這意味著每個(gè)SDRAM芯片的存儲(chǔ)容量將會(huì)翻倍，根據(jù)Fletcher所說(shuō)，在不久的將來(lái)這兩個(gè)因素將會(huì)使DDR4每比特存儲(chǔ)的成本降到最低，這是你開始你的下一個(gè)項(xiàng)目設(shè)計(jì)所需要考慮的一些方面。Vdd/Vddg——RAM存儲(chǔ)陣列的核心操作電壓，比DDR3降低了25%

Vpp——用于內(nèi)部的充電，DDR4SDRAM采用外部驅(qū)動(dòng)，這是芯片級(jí)的設(shè)計(jì)變動(dòng)，允許更低的核心操作電壓（1.2v）

Vtt——總線端點(diǎn)電壓，是Vdd電壓的一半，所以與DDR3相比也降低了25%這些改進(jìn)了的低電壓設(shè)計(jì)讓DDR4成為低功耗高性能的SDRAM，下面的圖表DDR3與DDR4相關(guān)信息的對(duì)比：最后就剩下性能沒(méi)有介紹了，DDR4SDRAM將來(lái)能夠達(dá)到最快3200Mbits/sec的數(shù)據(jù)交換速率，而DDR3SDRAM最快只有2133Mbits/sec。因此沒(méi)有比較可言（注：Xilinx基于20nm制作工藝的UltraScale系列FPGA與DDR4之間的數(shù)據(jù)傳輸速率能夠達(dá)到2400Mbits/sec，仍然要比DDR3的傳輸速率要快）。.這次討論會(huì)引導(dǎo)我們關(guān)注FPGA所使用的SDRAM存儲(chǔ)芯片，尤其是XilinxUltraScale系列的FPGA芯片。UltraScale系列的每個(gè)I/OBank已經(jīng)擴(kuò)展到了52bits，因此每個(gè)Bank能夠支持四個(gè)全字節(jié)的通道，你需要三個(gè)Bank來(lái)至此64-bit的存儲(chǔ)實(shí)現(xiàn)，因?yàn)樗枰藗€(gè)全字節(jié)的通道用于數(shù)據(jù)傳輸，還有一條地址和控制信號(hào)通道，如下圖所示：此外，在每個(gè)Bank的內(nèi)部還有兩個(gè)PLL，所以你可以使用一個(gè)Bank來(lái)控制兩個(gè)不同的存儲(chǔ)Bank，如果有需求的話。位于UltaScaleFPGA內(nèi)部的存儲(chǔ)控制器是由MIG（MemoryInterfaceGenerator）工具生成的,與Xilinx以前的FPGA產(chǎn)品是相同的。DDR4SDRAM的容量信息已經(jīng)被加入到MIG工具中，存儲(chǔ)控制器的具體實(shí)現(xiàn)分為硬核模塊包括PHY和在PL部分實(shí)現(xiàn)的模塊，主要包括存儲(chǔ)控制器和SDRAM校準(zhǔn)模塊，如下如所示：最后，F(xiàn)letcher強(qiáng)調(diào)你需要注意印制電路板的布局布線，這將影響到DDR4的數(shù)據(jù)傳輸速率，這里我們給出了一些參考材料（UltraScaleArchitecturePCBDesignUserGuide(UG583)）,什么也比不上一張圖片所能夠說(shuō)明的問(wèn)題：AvnetX-fest系列會(huì)議正在北美地區(qū)舉辦，可能哪一邊就會(huì)到你附近