基于FPGA的SATA控制器的實(shí)現(xiàn)分析

基于FPGA的SATA控制器的實(shí)現(xiàn)分析根據(jù)SATAⅡ協(xié)議與SATAⅢ協(xié)議的不同，分別從物理層、鏈路層和傳輸層詳細(xì)討論了基于FPGA的SATAⅢ協(xié)議的實(shí)現(xiàn)，成功實(shí)現(xiàn)了控制器與支持SATAⅢ協(xié)議的SSD硬盤(pán)之間的通信。隨著硬盤(pán)技術(shù)的發(fā)展，硬盤(pán)容量變得越來(lái)越大，接口傳輸速率越來(lái)越快。但是，隨著傳輸速率的提升，并行傳輸技術(shù)使得總線間的相互干擾越來(lái)越難以抑制，大幅上升的傳輸誤碼率導(dǎo)致經(jīng)傳輸后的數(shù)據(jù)無(wú)法使用。當(dāng)PATA總線的速率達(dá)到133MHz的時(shí)候，并行傳輸技術(shù)已無(wú)法抑制串?dāng)_帶來(lái)的誤碼，基于串行傳輸技術(shù)的SATA孕育而生，其所采用的高速差分傳輸技術(shù)從根本上解決了因串?dāng)_導(dǎo)致的傳輸誤碼問(wèn)題。與PATA接口相比，SATA接口優(yōu)勢(shì)明顯，其使用的接口針腳少，體積小，傳輸速率快，穩(wěn)定性好，可靠性高，抗干擾能力強(qiáng)。2001年，Intel、DELL、Seagate等幾大廠商組成了SerialATA委員會(huì)，提出了第一代SATA標(biāo)準(zhǔn)，以取代PATA。SATAⅠ的傳輸速率可達(dá)150MBps，直接超越了當(dāng)時(shí)傳輸速率最快的PATA。2005年，SerialATA委員會(huì)對(duì)SATAⅠ進(jìn)行了改進(jìn)，形成了第二代SATA標(biāo)準(zhǔn)，SATAⅡ的傳輸速率為SATAⅠ的兩倍，達(dá)到了300MBps。隨后SSD技術(shù)的飛速發(fā)展推動(dòng)了串行傳輸技術(shù)的繼續(xù)前行，第三代SATA標(biāo)準(zhǔn)于2009年誕生，其傳輸速率為SATAⅠ的四倍，達(dá)到了600MBps，但還遠(yuǎn)遠(yuǎn)沒(méi)有達(dá)到串行傳輸技術(shù)的極限。隨著硬盤(pán)及計(jì)算機(jī)技術(shù)的發(fā)展，SATA標(biāo)準(zhǔn)還將得以延續(xù)［1］。1SATAⅢ協(xié)議的結(jié)構(gòu)SATAⅢ協(xié)議的體系結(jié)構(gòu)繼承了以前的SATA標(biāo)準(zhǔn)，分為物理層、鏈路層、傳輸層和應(yīng)用層，其結(jié)構(gòu)原理框圖如圖1所示。物理層實(shí)現(xiàn)高速串行信號(hào)的發(fā)送和接收，完成數(shù)據(jù)串并、并串轉(zhuǎn)換以及編解碼處理。鏈路層負(fù)責(zé)編碼幀數(shù)據(jù)，校驗(yàn)數(shù)據(jù)，添加幀的邊界和流量控制。鏈路層只發(fā)送和接收幀，并不需要知道幀的內(nèi)容。傳輸層是整個(gè)SATA協(xié)議的核心，負(fù)責(zé)把發(fā)送數(shù)據(jù)封裝成FIS（FrameInformationStructure）幀格式，把接收到的FIS幀去除封裝。應(yīng)用層相當(dāng)于人機(jī)交互界面，完成對(duì)SATA控制器的各種操作。2SATAⅢ控制器的設(shè)計(jì)實(shí)現(xiàn)2．1物理層設(shè)計(jì)根據(jù)SATAⅢ協(xié)議規(guī)范，物理層主要實(shí)現(xiàn)主機(jī)與設(shè)備的初始化和串行數(shù)據(jù)流的傳輸。本設(shè)計(jì)采用了Xilinx公司Virtex5系列的XC5VFX70T。該FPGA具有16個(gè)GTX，每個(gè)GTX的傳輸速率可達(dá)6．5Gbps。Virtex5系列下的所有具有RocketIO的FPGA均已完全支持SATAⅡ協(xié)議，但雖然FX系列FPGA的RocketIO傳輸速率能達(dá)到6Gbps，可仍不支持SATAⅢ協(xié)議規(guī)范［2］。本設(shè)計(jì)中物理層的重點(diǎn)是：設(shè)計(jì)SATAⅢ協(xié)議的OOB（OutOfBand）信號(hào)傳輸時(shí)序，以滿足協(xié)議規(guī)范中的要求，從而實(shí)現(xiàn)鏈路雙方的握手。3個(gè)OOB信號(hào)的時(shí)序圖如圖2所示。Gbps的傳輸速率，可根據(jù)協(xié)議描述設(shè)計(jì)初始化狀態(tài)機(jī)，控制GTXCore中與OOB相關(guān)的信號(hào)，即可完成主機(jī)與設(shè)備的初始化。但是，當(dāng)RocketIO的傳輸時(shí)鐘達(dá)到3GHz時(shí)（即雙沿6Gbps傳輸速率），圖2中T1和T3將由106．7ns縮短為53.3ns，而T2也將由為320ns縮短為160ns。這樣導(dǎo)致初始化數(shù)據(jù)段周期錯(cuò)誤，無(wú)法完成主機(jī)與設(shè)備之間的初始化。為了滿足規(guī)范中OOB信號(hào)的時(shí)序要求，本文中重新設(shè)計(jì)OOB產(chǎn)生信號(hào)，通過(guò)手動(dòng)控制OOB信號(hào)的產(chǎn)生，按周期連續(xù)產(chǎn)生不少于6個(gè)周期的OOB信號(hào)。這樣，雖然T1仍保持為53.3ns，但T2和T3的時(shí)間間隔可以手動(dòng)調(diào)節(jié)，本設(shè)計(jì)中將其分別擴(kuò)展為373.3ns和160ns，以保證空閑段周期的正確性，從而完成主機(jī)與設(shè)備的正常初始化。圖3為chipscope抓取的物理層初始化信號(hào)圖。以上方法通過(guò)增加T2和T3的時(shí)長(zhǎng)來(lái)保持OOB信號(hào)的周期恒定不變，以滿足SATAⅢ協(xié)議規(guī)范中的定義?？紤]到OOB信號(hào)的數(shù)據(jù)容差較大，本文也實(shí)驗(yàn)了保持T3為106.7ns、T