正弦函數(shù)發(fā)生器設計(五篇)

本文格式為Word版，下載可任意編輯——正弦函數(shù)發(fā)生器設計(五篇)無論是身處學校還是步入社會，大家都嘗試過寫作吧，借助寫作也可以提高我們的語言組織能力。相信大量人會覺得范文很難寫？以下是我為大家搜集的優(yōu)質范文，僅供參考，一起來看看吧

正弦函數(shù)發(fā)生器設計篇一

信號發(fā)生器設計

設計一個能夠輸出正弦波、三角波和矩形波的信號源電路，電路形式自行選擇。輸出信號的頻率可通過開關進行設定，具體要求如下：

（１）輸出信號的頻率范圍為100~800hz，步進為100hz。（60分）

（２）要求輸出信號無明顯失真，特別是正弦波信號。（30分）

評分標準：

（１）范圍滿足設計要求得總分值，否則酌情扣分。

（２）輸出信號無明顯失真可總分值，有明顯失真酌情扣分。

發(fā)揮部分（附加10分）：

進一步擴大輸出信號范圍和減小步進頻率。

正弦函數(shù)發(fā)生器設計篇二

試驗五正弦信號發(fā)生器設計

一、試驗目的1．熟悉利用quartusii及其lpm_rom與fpga硬件資源的使用方法；

2．把握lpm模塊的重要功能；

3．熟悉megawizardplug-inmanager的使用方法。

二、試驗設備

計算機，quartusii6.0版軟件，jtag下載線，eda試驗掛箱（ep1c6q240c8）。

三、試驗原理

設計一8位寬、1024點的正弦信號發(fā)生器。

正弦信號發(fā)生器的結構由四個部分組成：

1.計數(shù)器或地址發(fā)生器（10位地址線）；

2.正弦信號數(shù)據(jù)rom（存放正弦波的采樣數(shù)據(jù)，采樣頻率20mhz：8位數(shù)據(jù)線、10位地址線）；

頂層設計；

4.d/a轉換器（8位）。

四、試驗步驟和內容

1．在quartusii上利用megawizardplug-inmanager功能，調用lpm_rom函數(shù)定制8位寬、1024點rom，并進行初始化。然后對設計實體進行編輯、編譯、綜合、適配、仿真。

2.利用quartusii文本編輯器設計10位二進制計數(shù)器，做為地址發(fā)生器，對設計實體進行編輯、編譯、綜合、適配、仿真。

3.利用層次化設計方法設計一8位寬、1024點的正弦信號發(fā)生器。

4.d/a轉換器采用試驗箱配備的dac0832。

5.引腳鎖定和硬件下載測試。引腳鎖定后進行編譯、下載和硬件測試試驗。將試驗過程和試驗結果寫進試驗報告。

6.使用signaltapii對設計的正弦信號發(fā)生器進行實測。采樣時鐘使用系統(tǒng)時鐘20mhz。

7.使用在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器對設計的正弦信號發(fā)生器進行實測，觀測結果；

8．試驗報告。將試驗原理、設計過程、編譯仿真波形和分析結果、硬件測試試驗結果寫進試驗報告。

五、思考題

如何實現(xiàn)對輸出正弦信號的頻率和相位可調？

正弦函數(shù)發(fā)生器設計篇三

試驗六簡易正弦信號發(fā)生器的設計

一、試驗目的1.進一步熟悉quatus軟件的使用方法；

2.把握規(guī)律分析儀的使用方法；

3.把握lpm-rom的使用方法；

二、試驗內容

定制lpm-rom模塊，并利用其設計一個簡易的正弦信號發(fā)生器，該信號發(fā)生器由以下三部分組成：

（1）計數(shù)器或地址信號發(fā)生器；

（2）正弦信號數(shù)據(jù)存儲器rom（6位地址線，8位數(shù)據(jù)線），含有128個8位波形數(shù)據(jù)（一個正弦波形周期）。

（3）vhdl頂層程序設計

注意：本試驗中未給正弦信號波形接d/a轉換器，因而采用規(guī)律分析儀進行觀測，具體觀測方法見教材208頁。

本試驗中待測信號為ar和q。時鐘選擇clk；時能信號為en，高電平觸發(fā)。

三、試驗記錄

語言程序

2.仿真波形

3.規(guī)律分析儀觀測結果。

四、問題探討

1.總結宏功能模塊的應用環(huán)境，可實現(xiàn)哪些設計？

2.設計一個方波生成器。

正弦函數(shù)發(fā)生器設計篇四

vhdl試驗四:函數(shù)信號發(fā)生器設計

設計要求:設計一個函數(shù)信號發(fā)生器,能產(chǎn)生方波,三角波,正弦波,階梯波。設計概述:信號的輸出實質上是指電壓幅度隨時間的變化。根據(jù)這個原理我們就可以設計函數(shù)信號發(fā)生器了。fpga里面產(chǎn)生的數(shù)據(jù)只能是數(shù)字信號,最終我們通過連接8bit的da轉換器就能將數(shù)字信號轉換成電壓信號,從而實現(xiàn)了信號發(fā)生器的功能。

本設計有5個模塊組成,其中有:方波發(fā)生器,三角波發(fā)生器,正弦波發(fā)生器,階梯波發(fā)生器,4選1選擇器。下面是我設計的整個過程:方波發(fā)生器:實質上是一段時間輸出0,一段時間輸出255的數(shù)字信號,當然這有8位的通道輸出。

程序設計如下:--工程名:方波發(fā)生器

--功能:產(chǎn)生方波,是通過交替送出全0和全1實現(xiàn)的,每32個時鐘翻轉一次--時間:2023-12-17libraryieee;use;use;use;entitysqaureisport(clk,clr:instd_logic;

q:outintegerrange0to255;endentity;architecturebehavofsqaureissignala:bit;beginprocess(clk,clr--計數(shù)分頻variablecnt:integerrange0to32;beginif(clr='0'thenaddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddnull;endcase;endif;endprocess;endbehav;階梯波發(fā)生器:實質上是一個直線遞增的數(shù)字信號輸出而已,和三角波發(fā)生沒有什么區(qū)別。

--工程名:階梯波信號發(fā)生器

--功能:改變該模塊遞增的常數(shù),可以改變階梯的個數(shù)--時間:2023-12-17libraryieee;use;use;

use;entityladder1isport(clk:instd_logic;--時鐘信號rst:instd_logic;--復位信號

q:outstd_logic_vector(7downto0;--輸出信號endentity;architecturebehavofladder1isbeginprocess(clk,rstvariabletmp:std_logic_vector(7downto0;variablea:std_logic;beginif(rst='0'then--復位tmp:=“00000000〞;elsifclk'eventandclk='1'thenifa='0'theniftmp=“11111111〞thentmp:=“00000000〞;a:='1';

elsetmp:=tmp+16;--以常數(shù)遞增a:='1';endif;elsea:='0';endif;endif;qqqqqk,en=>en,reset=>reset,clk=>clk,out1=>s1);

u1:reg1portmap(d=>s1,clk=>clk,q=>s1);

u2:romportmap(addr=>s2,clk=>clk,outp=>s3);

u3:reg2portmap(d=>s3,clk=>clk,q=>q);endarchitecturebehave;

正弦查找表libraryieee;use;use;use;entityromisport(addr:instd_logic_vector(6downto0);clk:instd_logic;outp:outsigned(7downto0));endentityrom;architectureartofromisbeginprocess(clk)isbeginif(clk'eventandclk='1')thencaseaddriswhen“0000000〞=>outpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpou