第6章 觸發(fā)器與時(shí)序邏輯電路

第6章觸發(fā)器與時(shí)序邏輯電路6.2寄存器6.3計(jì)數(shù)器6.1雙穩(wěn)態(tài)觸發(fā)器6.4555定時(shí)器及其應(yīng)用*本章要求1.掌握RS、JK、D觸發(fā)器的邏輯功能及不同結(jié)構(gòu)觸發(fā)器的觸發(fā)特點(diǎn)。2.掌握寄存器、移位寄存器、二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器的邏輯功能，會(huì)分析簡(jiǎn)單的時(shí)序邏輯電路。3.會(huì)使用本章所介紹的各種集成電路。4.了解集成555定時(shí)器及由它組成的單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作原理。組合邏輯電路特點(diǎn)：輸出僅僅與當(dāng)前的輸入狀態(tài)有關(guān)，與電路的原狀態(tài)無(wú)關(guān)。沒(méi)有記憶功能。時(shí)序邏輯電路特點(diǎn)：輸出不僅取決于當(dāng)前的輸入，而且還與電路的原狀態(tài)有關(guān)。具有記憶功能：當(dāng)輸入信號(hào)消失后，電路狀態(tài)仍維持不變。雙穩(wěn)態(tài)觸發(fā)器：時(shí)序邏輯電路的基本單元。具有記憶功能。①具有兩個(gè)穩(wěn)定狀態(tài)，即0態(tài)、1態(tài)；②能根據(jù)當(dāng)前的輸入信號(hào)和原狀態(tài)，置成0態(tài)或1態(tài)；③當(dāng)輸入信號(hào)消失后，被置成的0態(tài)或1態(tài)能保存下來(lái)。種類很多：RS、JK、D、T觸發(fā)器等。

6.1雙穩(wěn)態(tài)觸發(fā)器6.1.1.基本RS觸發(fā)器電路組成：反饋線兩個(gè)輸出端：狀態(tài)相反。0態(tài)：Q=0，=1；1態(tài)：Q=1，=0。兩個(gè)輸入端：低電平有效。：直接置1端或置位端；：直接置0端或復(fù)位端。

低電平有效邏輯功能：011100有0出1，全1出0不論觸發(fā)器的原狀態(tài)為何，Q=1，置1。100011不論觸發(fā)器的原狀態(tài)為何，Q=0，置0。邏輯功能：111100有0出1，全1出0不論觸發(fā)器的原狀態(tài)為何，Q=1，置1。不論觸發(fā)器的原狀態(tài)為何，Q=0，置0。設(shè)原態(tài)為1態(tài)，Q=1，10狀態(tài)不變?cè)O(shè)原態(tài)為0態(tài)，Q=0，001101保持，記憶邏輯功能：0011有0出1，全1出0不論觸發(fā)器的原狀態(tài)為何，Q=1，置1。不論觸發(fā)器的原狀態(tài)為何，Q=0，置0。設(shè)原態(tài)為1態(tài)，Q=1，設(shè)原態(tài)為0態(tài)，Q=0，輸出狀態(tài)不確定。禁止此輸入狀態(tài)。狀態(tài)不變保持，記憶11110若先翻轉(zhuǎn)01若G1先翻轉(zhuǎn)，則為“0”態(tài)“1”態(tài)邏輯功能：有0出1，全1出0不論觸發(fā)器的原狀態(tài)為何，Q=1，置1。不論觸發(fā)器的原狀態(tài)為何，Q=0，置0。設(shè)原態(tài)為1態(tài)，Q=1，設(shè)原態(tài)為0態(tài)，Q=0，輸出狀態(tài)不確定。禁止此輸入狀態(tài)。狀態(tài)不變保持Q功能011置1100置011不變保持00禁用基本RS觸發(fā)器邏輯功能表例1基本RS觸發(fā)器，已知輸入信號(hào)波形，畫(huà)輸出信號(hào)波形。假定Q的初始狀態(tài)為0

。解：Q功能011置1100置011不變保持00禁用6.1.2可控RS觸發(fā)器電路組成：時(shí)鐘信號(hào)（時(shí)鐘脈沖信號(hào)，時(shí)鐘脈沖，同步信號(hào)）：協(xié)調(diào)各部分的動(dòng)作順序，或使電路的各部分同步動(dòng)作。鐘控觸發(fā)器（可控觸發(fā)器）：受時(shí)鐘脈沖控制的觸發(fā)器?；綬S觸發(fā)器導(dǎo)引電路5個(gè)輸入端：CP：時(shí)鐘信號(hào)，控制導(dǎo)引電路的工作狀態(tài)。S：置位端或置1端R：復(fù)位端或置0端：直接置位端：直接復(fù)位端高電平有效不受CP控制（異步工作方式）低電平有效預(yù)置初始狀態(tài)平時(shí)高電平邏輯功能：CP=0：不論S、R狀態(tài)如何，G3、G4輸出都為1，

G1、G2輸出狀態(tài)保持不變。CP=1：S、R端的輸入信號(hào)通過(guò)G3、G4，影響G1、G2的輸出。電平觸發(fā)01111控制端高電平，與非門(mén)開(kāi)門(mén)邏輯功能：（1）S=1，R=0：CP=11111001觸發(fā)器置1。10（2）S=0，R=1：011001觸發(fā)器置0。（3）S=0，R=0：0011觸發(fā)器狀態(tài)不變。（3）S=1，R=1：1100輸入狀態(tài)不允許。可控RS觸發(fā)器邏輯功能表SRQ功能101置1010置000不變保持11禁用CP=1例2可控RS觸發(fā)器，已知輸入信號(hào)波形，畫(huà)輸出信號(hào)波形。假定Q的初始狀態(tài)為0

。解：SRQ功能101置1010置000不變保持11禁用空翻例2可控RS觸發(fā)器，已知輸入信號(hào)波形，畫(huà)輸出信號(hào)波形。假定Q的初始狀態(tài)為0

。解：解決空翻辦法：①限制CP脈沖的寬度，CP=1期間，輸入信號(hào)不能變化；②采用特殊設(shè)計(jì)的電路（邊沿觸發(fā)器）：觸發(fā)器只在CP脈沖的某個(gè)邊沿（上升沿或下降沿）對(duì)輸入信號(hào)取樣，在其他時(shí)間，不取樣，輸入信號(hào)的變化不影響輸出。

空翻6.1.3JK觸發(fā)器有三種觸發(fā)方式：邊沿觸發(fā)，脈沖觸發(fā)，具有數(shù)據(jù)鎖定功能。邏輯功能相同。

JK觸發(fā)器邏輯功能表JKQn+1功能00Qn保持010置0101置111計(jì)數(shù)Qn：觸發(fā)器的原狀態(tài)，Qn+1：在CP脈沖作用后觸發(fā)器的新?tīng)顟B(tài)。

1.邊沿觸發(fā)JK觸發(fā)器Q、：輸出端；J、K：輸入端，高電平有效；、：直接置位端和復(fù)位端，不受CP脈沖控制；CP：時(shí)鐘脈沖信號(hào)。

邊沿取樣下降沿觸發(fā)上升沿觸發(fā)下降沿觸發(fā)：根據(jù)CP脈沖下降沿時(shí)刻的J、K輸入狀態(tài)，觸發(fā)器在CP脈沖的下降沿觸發(fā)翻轉(zhuǎn)。上升沿觸發(fā)：根據(jù)CP脈沖上升沿時(shí)刻的J、K輸入狀態(tài)，觸發(fā)器在CP脈沖的上升沿觸發(fā)翻轉(zhuǎn)。邊沿取樣例3下降沿觸發(fā)的JK觸發(fā)器，畫(huà)輸出信號(hào)波形。假定Q的初始狀態(tài)為0

。解：例4上升沿觸發(fā)的JK觸發(fā)器，畫(huà)輸出信號(hào)波形。假定Q的初始狀態(tài)為0

。解：JKQn+100Qn01010111集成電路74LS112：包含兩個(gè)下降沿觸發(fā)的邊沿JK觸發(fā)器。

2.脈沖觸發(fā)的主從JK觸發(fā)器主從型JK觸發(fā)器：兩個(gè)可控RS觸發(fā)器（主、從觸發(fā)器）串聯(lián)。時(shí)鐘脈沖先使主觸發(fā)器翻轉(zhuǎn)，再使從觸發(fā)器翻轉(zhuǎn)，且主、從觸發(fā)器狀態(tài)一致。

正脈沖觸發(fā)負(fù)脈沖觸發(fā)正脈沖觸發(fā)：CP脈沖的高電平期間接收輸入信號(hào)，結(jié)果保存在主觸發(fā)器中，CP脈沖下降沿將保存在主觸發(fā)器中的結(jié)果送到從觸發(fā)器，翻轉(zhuǎn)。存在空翻現(xiàn)象：在CP=1期間，若輸入信號(hào)變化，保存在主觸發(fā)器中的結(jié)果會(huì)發(fā)生變化。時(shí)間延遲時(shí)間延遲集成電路SN74107：包含兩個(gè)正脈沖觸發(fā)的主從JK觸發(fā)器。

邊沿取樣邊沿取樣3.具有數(shù)據(jù)鎖定功能的主從JK觸發(fā)器下降沿觸發(fā)：在CP脈沖的上升沿取樣J、K輸入信號(hào)，結(jié)果保存在主觸發(fā)器中，在CP脈沖的下降沿，將保存在主觸發(fā)器中的結(jié)果送到從觸發(fā)器中，翻轉(zhuǎn)。時(shí)間延遲下降沿觸發(fā)上升沿觸發(fā)不存在空翻現(xiàn)象：只在上升沿處瞬時(shí)取樣輸入信號(hào)，只要輸入信號(hào)在上升沿處保持很短一段時(shí)間內(nèi)穩(wěn)定即可。

時(shí)間延遲集成電路SN74111：包含兩個(gè)下降沿觸發(fā)的數(shù)據(jù)鎖定主從JK觸發(fā)器。

JK觸發(fā)器是一種功能比較完善、應(yīng)用極為廣泛的觸發(fā)器。內(nèi)部電路結(jié)構(gòu)不同的觸發(fā)器具有不同的觸發(fā)特性，要清楚其邏輯符號(hào)所代表的含義。

JK觸發(fā)器三種觸發(fā)方式比較邊沿觸發(fā)脈沖觸發(fā)主從型數(shù)據(jù)鎖定主從型SR1J1KQQC1SDJKCPRDSR1J1KQQC1SDJKCPRD上升沿采樣，上升沿觸發(fā)下降沿采樣，下降沿觸發(fā)下降沿觸發(fā)上升沿觸發(fā)正脈沖觸發(fā)下降沿觸發(fā)SR1J1KQQC1SDJKCPRDSR1J1KQQC1SDJKCPRD負(fù)脈沖觸發(fā)SR1J1KQQC1SDJKCPRD高電平采樣，下降沿觸發(fā)低電平采樣，上升沿觸發(fā)上升沿觸發(fā)SR1J1KQQC1SDJKCPRD上升沿采樣，下降沿觸發(fā)下降沿采樣，上升沿觸發(fā)

——邊沿采樣

——時(shí)間延遲6.1.4D觸發(fā)器Q、：輸出端；D：輸入端；、：直接置位端和復(fù)位端，不受CP脈沖控制；CP：時(shí)鐘脈沖信號(hào)。

邊沿采樣上升沿觸發(fā)下降沿觸發(fā)D觸發(fā)器邏輯功能表Qn+1：在CP脈沖作用后觸發(fā)器的新?tīng)顟B(tài)。

Qn+1取決于信號(hào)D的狀態(tài)。

DQn+1功能11置100置0上升沿觸發(fā)：根據(jù)CP脈沖上升沿時(shí)刻D狀態(tài)，在上升沿翻轉(zhuǎn)。不產(chǎn)生空翻現(xiàn)象。邊沿采樣例5上升沿觸發(fā)的D觸發(fā)器，畫(huà)輸出信號(hào)波形。假定Q的初始狀態(tài)為0

。解：DQn+1功能11置100置0集成電路74LS74：包含兩個(gè)上升沿觸發(fā)的D觸發(fā)器。

其他的D觸發(fā)器有CD4013、74LS174、74LS175、74LS273等。

6.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換T觸發(fā)器邏輯功能

1.JK觸發(fā)器轉(zhuǎn)換成T、Tˊ觸發(fā)器邊沿采樣上升沿觸發(fā)下降沿觸發(fā)TQn+1功能0Qn保持1計(jì)數(shù)T′觸發(fā)器：T端保持為1。只有計(jì)數(shù)功能。用于計(jì)數(shù)器中。

邊沿采樣2.D觸發(fā)器轉(zhuǎn)換成Tˊ觸發(fā)器CPQD=Q3.JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器D觸發(fā)器的這種接法用于計(jì)數(shù)器中。

習(xí)題6-1

JK觸發(fā)器的接法如圖所示，設(shè)初始狀態(tài)為0，則輸出Q的波形為圖中的（）。

下降沿觸發(fā)的邊沿JK觸發(fā)器Q=0時(shí)，J=1，K=1，翻轉(zhuǎn)為1；Q=1時(shí)，J=0，K=1，置0。A習(xí)題6-6對(duì)于上圖中觸發(fā)器的接法，設(shè)初始狀態(tài)不定，其作用為（）？A.計(jì)數(shù)；B.置0并保持；C.置1并保持；D.保持原狀態(tài)不變。

A習(xí)題6-2

JK觸發(fā)器的接法如圖所示，設(shè)初始狀態(tài)為0，則輸出Q的波形為圖中的（）。

下降沿觸發(fā)的邊沿JK觸發(fā)器Q=0時(shí)，J=1，K=1，翻轉(zhuǎn)為1；Q=1時(shí)，J=1，K=0，置1。D習(xí)題6-6對(duì)于上圖中觸發(fā)器的接法，設(shè)初始狀態(tài)不定，其作用為（）？A.計(jì)數(shù)；B.置0并保持；C.置1并保持；D.保持原狀態(tài)不變。

C習(xí)題6-3

JK觸發(fā)器的接法如圖所示，設(shè)初始狀態(tài)為0，則輸出Q的波形為圖中的（）。

下降沿觸發(fā)的邊沿JK觸發(fā)器Q=0時(shí)，J=0，K=1，置0。Q=1時(shí)，J=0，K=0，保持1。C習(xí)題6-6對(duì)于圖中觸發(fā)器的接法，設(shè)初始狀態(tài)不定，其作用為（）？A.計(jì)數(shù)；B.置0并保持；C.置1并保持；D.保持原狀態(tài)不變。

D習(xí)題6-4

D觸發(fā)器的接法如圖所示，設(shè)初始狀態(tài)為0，則輸出Q的波形為圖中的（）。

上升沿觸發(fā)的D觸發(fā)器Q=0時(shí)，D=1，置1；Q=1時(shí)，D=0，置0。B習(xí)題6-6對(duì)于圖中觸發(fā)器的接法，設(shè)初始狀態(tài)不定，其作用為（）？A.計(jì)數(shù)；B.置0并保持；C.置1并保持；D.保持原狀態(tài)不變。

A習(xí)題6-5

D觸發(fā)器的接法如圖所示，設(shè)初始狀態(tài)為0，則輸出Q的波形為圖中的（）。

上升沿觸發(fā)的D觸發(fā)器Q=0時(shí)，D=0，置0。Q=1時(shí)，D=1，置1。C習(xí)題6-6對(duì)于圖中觸發(fā)器的接法，設(shè)初始狀態(tài)不定，其作用為（）？A.計(jì)數(shù)；B.置0并保持；C.置1并保持；D.保持原狀態(tài)不變。

D

6.2寄存器寄存器：用來(lái)存放數(shù)據(jù)的部件，由多個(gè)觸發(fā)器組成。一個(gè)觸發(fā)器只能寄存一位二進(jìn)制數(shù)，寄存n位二進(jìn)制數(shù)需要n個(gè)觸發(fā)器。常用的寄存器有4位、8位、16位等。并行輸入方式：有多個(gè)輸入端，在寄存指令控制下，各位數(shù)據(jù)同時(shí)輸入。串行輸入方式（移位輸入）：只有一個(gè)輸入端，在寄存指令控制下，各位數(shù)據(jù)逐位輸入。并行輸出方式：有多個(gè)輸出端，各位數(shù)據(jù)同時(shí)輸出。串行輸出方式：只有一個(gè)輸出端，各位數(shù)據(jù)逐位輸出。數(shù)碼寄存器：并行輸入、并行輸出方式，存取數(shù)據(jù)較簡(jiǎn)單；移位寄存器：串行輸入、串行輸出方式，存取數(shù)據(jù)較復(fù)雜。有的寄存器芯片既能并行輸入、輸出，也能串行輸入、輸出。

6.2.1數(shù)碼寄存器只具有寄存和清除數(shù)碼的功能。4位數(shù)碼寄存器：CP：時(shí)鐘脈沖輸入端，寄存指令，

：異步清零端。輸入低電平（不受CP控制），輸出清零。

清零寄存指令00001101寄存數(shù)碼：1101觸發(fā)器狀態(tài)不變并行輸入，并行輸出

11014位數(shù)碼寄存器芯片74LS175：包含四個(gè)D觸發(fā)器。

數(shù)碼寄存器也可由RS觸發(fā)器或JK觸發(fā)器構(gòu)成。

6.2.2移位寄存器不僅能寄存數(shù)碼，還有移位功能。分：?jiǎn)蜗蛞莆唬ㄗ笠莆弧⒂乙莆唬?，雙向移位。

清零1移位脈沖23410110000000100101011010110111011寄存數(shù)碼從高位向低位串行輸入左移位寄存器5移位脈沖678101110111011補(bǔ)“0”1110010110011000輸出00000000從高位向低位串行輸出左移位寄存器四位左移位寄存器狀態(tài)表

D0CPQ3Q2Q1Q0000000110001020010

1

30101141011050110061100071000080000四位左移位寄存器波形圖

101108位串行輸入/并行輸出移位寄存器芯片74LS164：DA·DB：串行移位輸入，Q7~Q0：8位數(shù)碼并行輸出端。

CP脈沖上升沿：最高位Q7移出，

Q6~Q0向更高位移1位，（左移位）

DA·DB送到最低位Q0。74LS164邏輯功能表

CPDADBQ7Q6Q5Q4Q3Q2Q1Q00×××0000000010××Q7Q6Q5Q4Q3Q2Q1Q01↑11Q6Q5Q4Q3Q2Q1Q011↑0×Q6Q5Q4Q3Q2Q1Q001↑×0Q6Q5Q4Q3Q2Q1Q00左移位寄存器1011右移位寄存器1011DQQ3Q1Q2RDDF0Q0DF2DF1DF3QQQCPDQQ0Q2Q1RDDF3Q3DF1DF2DF0QQQCP從低位向高位依次輸入從高位向低位依次輸入

6.3計(jì)數(shù)器計(jì)數(shù)器在數(shù)字電路中的應(yīng)用非常廣泛，除用于計(jì)數(shù)外，還可作為計(jì)時(shí)器、分頻器使用。計(jì)數(shù)器的種類很多。按計(jì)數(shù)的增減方式：加法計(jì)數(shù)器、減法計(jì)數(shù)器。按計(jì)數(shù)的數(shù)制：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、N進(jìn)制計(jì)數(shù)器。按計(jì)數(shù)脈沖的觸發(fā)方式：異步計(jì)數(shù)器、同步計(jì)數(shù)器。異步計(jì)數(shù)器：各個(gè)觸發(fā)器的動(dòng)作順序有先有后，靠前面觸發(fā)器的動(dòng)作帶動(dòng)后面的觸發(fā)器動(dòng)作。工作速度較慢，電路較為簡(jiǎn)單。同步計(jì)數(shù)器：各個(gè)觸發(fā)器受同一個(gè)觸發(fā)脈沖控制，同時(shí)動(dòng)作。工作速度快，電路較為復(fù)雜。

6.3.1二進(jìn)制計(jì)數(shù)器計(jì)數(shù)規(guī)律按二進(jìn)制數(shù)變化。4位二進(jìn)制加法計(jì)數(shù)器狀態(tài)表

計(jì)數(shù)脈沖CPQ3Q2Q1Q0十進(jìn)制數(shù)00000010001120010230011340100450101560110670111781000891001910101010111011111211001213110113141110141511111516000001.異步4位二進(jìn)制加法計(jì)數(shù)器1位二進(jìn)制數(shù)：一個(gè)觸發(fā)器，N位二進(jìn)制數(shù)：N個(gè)觸發(fā)器。最低位的Q0：每來(lái)一個(gè)CP脈沖，翻轉(zhuǎn)。高位觸發(fā)器：相鄰低位觸發(fā)器由1變0，產(chǎn)生進(jìn)位脈沖，翻轉(zhuǎn)。

101010101010014個(gè)JK觸發(fā)器F3~F0都連接成T′觸發(fā)器：J=K=1每來(lái)一個(gè)CP脈沖下降沿，Q0都會(huì)翻轉(zhuǎn)一次。Q0為F1的觸發(fā)脈沖，在由1變0時(shí)，Q1發(fā)生翻轉(zhuǎn)。Q1為F2的觸發(fā)脈沖，在由1變0時(shí)，Q2發(fā)生翻轉(zhuǎn)。Q2為F3的觸發(fā)脈沖，在由1變0時(shí)，Q3發(fā)生翻轉(zhuǎn)。前一個(gè)觸發(fā)器翻轉(zhuǎn)后，后面的觸發(fā)器才能翻轉(zhuǎn)。各個(gè)觸發(fā)器的動(dòng)作時(shí)間不一致——異步計(jì)數(shù)器。

4位二進(jìn)制加法計(jì)數(shù)器波形圖

2分頻4分頻8分頻16分頻4位二進(jìn)制加法計(jì)數(shù)器：有24=16種狀態(tài)，能計(jì)的最大十進(jìn)制數(shù)為24-1=15。n位二進(jìn)制加法計(jì)算器：有2n

種狀態(tài)，

能計(jì)的最大十進(jìn)制數(shù)為2n-1。4位二進(jìn)制減法計(jì)數(shù)器狀態(tài)表計(jì)數(shù)脈沖CPQ3Q2Q1Q0十進(jìn)制數(shù)0000001111112111023110134110045101156101067100178100089011191001101011010111120100121300111314001014150001151600000最低位的Q0：每來(lái)一個(gè)CP脈沖，翻轉(zhuǎn)。高位觸發(fā)器：相鄰低位觸發(fā)器由0變1，產(chǎn)生進(jìn)位脈沖，翻轉(zhuǎn)。

101010101011002.異步4位二進(jìn)制減法計(jì)數(shù)器異步4位二進(jìn)制減法計(jì)數(shù)器4個(gè)JK觸發(fā)器F3~F0都連接成T′觸發(fā)器：J=K=1每來(lái)一個(gè)CP脈沖下降沿，Q0都會(huì)翻轉(zhuǎn)一次。

為F1的觸發(fā)脈沖，在由1變0（Q0由0變1）時(shí)，Q1發(fā)生翻轉(zhuǎn)。

為F2的觸發(fā)脈沖，在由1變0（Q1由0變1）時(shí)，Q2發(fā)生翻轉(zhuǎn)。

為F3的觸發(fā)脈沖，在由1變0（Q2由0變1）時(shí)，Q3發(fā)生翻轉(zhuǎn)。計(jì)數(shù)脈沖CPQ3Q2Q1Q0十進(jìn)制數(shù)00000010001120010230011340100450101560110670111781000891001910101010111011111211001213110113141110141511111516000003.同步4位二進(jìn)制加法計(jì)數(shù)器F0：每來(lái)一個(gè)CP脈沖，翻轉(zhuǎn)，故J0=K0=1。F1：Q0=1時(shí)，再來(lái)一個(gè)CP脈沖，翻轉(zhuǎn)，故J1=K1=Q0。F2：Q1Q0=11時(shí)，再來(lái)一個(gè)CP脈沖，翻轉(zhuǎn)，故J2=K2=Q1Q0。F3：Q2Q1Q0=111時(shí)，再來(lái)一個(gè)CP脈沖，翻轉(zhuǎn)，故J3=K3=Q2Q1Q0。

觸發(fā)器翻轉(zhuǎn)條件

J、K端邏輯表達(dá)式J、K端邏輯表達(dá)式F0每輸入一CP翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1Q0Q0=Q1=Q2=1J3=K3=Q2Q1Q0J0=K0=1J1=K1=Q0J2=K2=Q1Q0J3=K3=Q2Q1Q0（同步加法計(jì)數(shù)器）（同步減法計(jì)數(shù)器）接同一個(gè)CP脈沖同時(shí)翻轉(zhuǎn)

F26.3.2十進(jìn)制計(jì)數(shù)器有10個(gè)狀態(tài)，從4位二進(jìn)制數(shù)的16個(gè)狀態(tài)中選取10個(gè)。8421碼十進(jìn)制加法計(jì)數(shù)器狀態(tài)表

計(jì)數(shù)脈沖CPQ3Q2Q1Q0十進(jìn)制數(shù)0000001000112001023001134010045010156011067011178100089100191000000F0：每來(lái)一個(gè)CP脈沖，翻轉(zhuǎn)，故J0=K0=1。F1：Q0=1時(shí)，再來(lái)一個(gè)CP脈沖翻轉(zhuǎn)，Q3=1時(shí)不能翻轉(zhuǎn)，

故J1=，K1=Q0。F2：Q1Q0=11時(shí)，再來(lái)一個(gè)CP脈沖，翻轉(zhuǎn)，故J2=K2=Q1Q0。F3：Q2Q1Q0=111時(shí)，再來(lái)一個(gè)CP脈沖翻轉(zhuǎn)。Q3=1且Q01變0時(shí)，Q31變0。

故J3=Q2Q1Q0，K3=Q0。

同步十進(jìn)制加法計(jì)數(shù)器接同一個(gè)CP脈沖同時(shí)翻轉(zhuǎn)

J0=K0=1J1=，K1=Q0J2=K2=Q1Q0J3=Q2Q1Q0，K3=Q0

F2同步十進(jìn)制加法計(jì)數(shù)器波形圖100100000001J0=K0=1J1=，K1=Q0J2=K2=Q1Q0J3=Q2Q1Q0，K3=Q0

習(xí)題6-7

JK觸發(fā)器的接法如圖所示，設(shè)初始狀態(tài)為00，其功能為（）計(jì)數(shù)器。A.二進(jìn)制加法B.二進(jìn)制減法C.三進(jìn)制加法D.三進(jìn)制減法C（同步計(jì)數(shù)器）CPQ1Q0000110201300習(xí)題6-16

JK觸發(fā)器的接法如上圖所示，設(shè)初始狀態(tài)為00，試畫(huà)出輸出信號(hào)的波形圖。習(xí)題6-8

觸發(fā)器的接法如圖所示，設(shè)初始狀態(tài)為00，其功能為（）。A.2位二進(jìn)制加法計(jì)數(shù)器B.2位二進(jìn)制減法計(jì)數(shù)器C.移位寄存器B（異步計(jì)數(shù)器）CPQ1Q0000111201310習(xí)題6-17

觸發(fā)器的接法如上圖所示，設(shè)初始狀態(tài)為00，試畫(huà)出輸出信號(hào)的波形圖。400CP1下降沿6.3.3典型中規(guī)模集成計(jì)數(shù)器加法計(jì)數(shù)器，具有同步置數(shù)功能。74LS160/162：十進(jìn)制計(jì)數(shù)器，74LS161/163：4位二進(jìn)制(16進(jìn)制)計(jì)數(shù)器。管腳名稱和排列順序相同，1.同步計(jì)數(shù)器74LS160/161/162/16374LS160/161/162/163邏輯功能表CPETEPD3D2D1D0Q3Q2Q1Q0×(↑)0×××××××0000↑10××d3d2d1d0d3d2d1d0↑1111××××計(jì)數(shù)×110×××××保持×11×0××××保持74LS160/161異步清零

同步置數(shù)

74LS162/163同步清零

2.二進(jìn)制/十進(jìn)制加/減計(jì)數(shù)器CD4029具有異步置數(shù)功能，可設(shè)置成二進(jìn)制計(jì)數(shù)器或十進(jìn)制計(jì)數(shù)器，還可設(shè)置為加法計(jì)數(shù)器或減法計(jì)數(shù)器。

CD4029邏輯功能表PECPQ3Q2Q1Q01××××置數(shù)01×××保持00↑11二進(jìn)制加法計(jì)數(shù)00↑01十進(jìn)制加法計(jì)數(shù)00↑10二進(jìn)制減法計(jì)數(shù)00↑00十進(jìn)制減法計(jì)數(shù)加/減計(jì)數(shù)控制

二/十進(jìn)制計(jì)數(shù)控制計(jì)數(shù)控制借位/進(jìn)位輸出

異步置數(shù)6.3.4任意進(jìn)制計(jì)數(shù)器計(jì)數(shù)到某一數(shù)值時(shí)，通過(guò)反饋電路在清零端加一個(gè)清零信號(hào)，強(qiáng)制計(jì)數(shù)器直接清零。

1.清零法（1）異步清零從0000計(jì)數(shù)到0110時(shí)，產(chǎn)生一個(gè)低電平到，直接清零。6進(jìn)制計(jì)數(shù)器：0000、0001、0010、0011、0100、0101六個(gè)狀態(tài)。（2）同步清零當(dāng)計(jì)數(shù)器計(jì)數(shù)到某一個(gè)數(shù)值時(shí)，通過(guò)反饋電路在清零端加一個(gè)清零信號(hào)，使計(jì)數(shù)器在CP脈沖的控制下清零。

從0000計(jì)數(shù)到0110時(shí)，產(chǎn)生一個(gè)低電平，到端，在下一個(gè)CP脈沖的上升沿使計(jì)數(shù)器清零。

7進(jìn)制計(jì)數(shù)器：0000、0001、0010、0011、0100、0101、0110七個(gè)狀態(tài)。當(dāng)計(jì)數(shù)器計(jì)數(shù)到某一數(shù)值時(shí)，通過(guò)反饋電路在置數(shù)端加一個(gè)置數(shù)信號(hào)，強(qiáng)制計(jì)數(shù)器置數(shù)。2.置數(shù)法（1）異步置數(shù)CD4029接成二進(jìn)制加法計(jì)數(shù)器。當(dāng)從0110計(jì)數(shù)到1100時(shí)，產(chǎn)生一個(gè)高電平，加到PE端，使計(jì)數(shù)器直接置數(shù)為0110。6進(jìn)制計(jì)數(shù)器：0110、0111、1000、1001、1010、1011六個(gè)狀態(tài)。

011001100預(yù)置數(shù)：D3D2D1D0=0110CD4029沒(méi)有清零端，可通過(guò)將置數(shù)端置0（D3D2D1D0=0110

）實(shí)現(xiàn)清零功能，這種方法也可稱為置0法。0000CD4029接成二進(jìn)制加法計(jì)數(shù)器。設(shè)置D3~D0=0000，當(dāng)計(jì)數(shù)到1100時(shí)，與門(mén)G1輸出為1，使PE=1，將Q3~Q0設(shè)置為0000，從而實(shí)現(xiàn)清零。

12進(jìn)制計(jì)數(shù)器：0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011等12個(gè)狀態(tài)。

0（2）同步置數(shù)當(dāng)計(jì)數(shù)器計(jì)數(shù)到某一個(gè)數(shù)值時(shí)，通過(guò)反饋電路在置數(shù)端加一個(gè)置數(shù)信號(hào)，使計(jì)數(shù)器在CP脈沖的控制下置數(shù)。

0110當(dāng)從0110計(jì)數(shù)到1100時(shí)，產(chǎn)生一個(gè)低電平到端，在下一個(gè)CP脈沖的上升沿使計(jì)數(shù)器置數(shù)為0110。7進(jìn)制計(jì)數(shù)器：0110、0111、1000、1001、1010、1011、1100七個(gè)狀態(tài)。預(yù)置數(shù)：D3D2D1D0=0110習(xí)題6-9圖示的電路是（）計(jì)數(shù)器

。

A.九進(jìn)制B.十進(jìn)制C.十一進(jìn)制D.十二進(jìn)制

同步置數(shù)法。預(yù)置數(shù)為0000。當(dāng)從0000計(jì)數(shù)到1001時(shí)，產(chǎn)生一個(gè)低電平到端，在下一個(gè)CP脈沖的上升沿使計(jì)數(shù)器置數(shù)為0000。有0000、0001、0010、0011、0100、0101、0110、0111、1000、1001十個(gè)狀態(tài)——10進(jìn)制計(jì)數(shù)器。B習(xí)題6-10圖示的電路是（）計(jì)數(shù)器

。

A.九進(jìn)制B.十進(jìn)制C.十一進(jìn)制D.十二進(jìn)制

異步清零法。當(dāng)從0000計(jì)數(shù)到1001時(shí)，產(chǎn)生一個(gè)低電平到端，直接清零。1001短暫出現(xiàn)。有0000、0001、0010、0011、0100、0101、0110、0111、1000九個(gè)狀態(tài)——9進(jìn)制計(jì)數(shù)器。A習(xí)題6-11圖示的電路是（）計(jì)數(shù)器

。

A.八進(jìn)制B.九進(jìn)制C.十進(jìn)制D.十一進(jìn)制

同步置數(shù)法。預(yù)置數(shù)為0100。當(dāng)從0100計(jì)數(shù)到1100時(shí)，產(chǎn)生一個(gè)低電平到端，在下一個(gè)CP脈沖的上升沿使計(jì)數(shù)器置數(shù)為0100。有0100、0101、0110、0111、1000、1001、1010、1011、1100九個(gè)狀態(tài)——9進(jìn)制計(jì)數(shù)器。B習(xí)題6-18參照下圖，采用異步清零法，利用74LS161構(gòu)成十二進(jìn)制計(jì)數(shù)器。當(dāng)從0000計(jì)數(shù)到1001時(shí)，產(chǎn)生一個(gè)低電平到端，直接清零。1001短暫出現(xiàn)。有0000、0001、0010、0011、0100、0101、0110、0111、1000九個(gè)狀態(tài)——9進(jìn)制計(jì)數(shù)器。12進(jìn)制計(jì)數(shù)器：0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011十二個(gè)狀態(tài)。當(dāng)一片計(jì)數(shù)器的計(jì)數(shù)容量不夠時(shí)，通過(guò)多片計(jì)數(shù)器級(jí)連，可實(shí)現(xiàn)更高進(jìn)制的計(jì)數(shù)。級(jí)連時(shí)，主要考慮進(jìn)位/借位等問(wèn)題：（1）低位計(jì)數(shù)器的進(jìn)位/借位信號(hào)來(lái)自哪里？

①集成計(jì)數(shù)器專用的進(jìn)位/借位端信號(hào)；②低位計(jì)數(shù)器的最高位作進(jìn)位/借位信號(hào)。（2）低位計(jì)數(shù)器的進(jìn)位/借位信號(hào)連接到高位計(jì)數(shù)器的哪個(gè)輸入端？

①連接到高位計(jì)數(shù)器的CP脈沖端；

②連接到高位計(jì)數(shù)器的其他控制端。3.多個(gè)計(jì)數(shù)器的級(jí)連（3）級(jí)連時(shí)各個(gè)計(jì)數(shù)器是同步計(jì)數(shù)還是異步計(jì)數(shù)

級(jí)連時(shí)各個(gè)計(jì)數(shù)器可采用同步或異步計(jì)數(shù)。同步或異步計(jì)數(shù)方式不同，取自低位的進(jìn)位/借位信號(hào)不同，連接到高位計(jì)數(shù)器的位置也不相同。（4）進(jìn)位/借位信號(hào)的極性問(wèn)題

低位計(jì)數(shù)器向高位計(jì)數(shù)器進(jìn)位或借位時(shí)，要考慮進(jìn)位/借位信號(hào)的極性問(wèn)題，若極性不適合，要加非門(mén)改變其極性。有些計(jì)數(shù)器有兩個(gè)進(jìn)位/借位輸出端，以方便與其他計(jì)數(shù)器的級(jí)連。74LS160進(jìn)位信號(hào)波形圖計(jì)數(shù)器狀態(tài)1001時(shí)開(kāi)始產(chǎn)生進(jìn)位脈沖兩片74LS160級(jí)連，①采用異步計(jì)數(shù)：低位計(jì)數(shù)器74LS160-1的CO端，通過(guò)一個(gè)非門(mén)G1接到高位計(jì)數(shù)器74LS160-2的CP端。74LS160-1由1001變?yōu)?000時(shí)，CO端輸出的進(jìn)位脈沖下降沿經(jīng)過(guò)非門(mén)G1變?yōu)槊}沖上升沿，脈沖的上升沿加在74LS160-2的CP端，開(kāi)始加1計(jì)數(shù)。兩片74LS160級(jí)連，②采用同步計(jì)數(shù)：將低位計(jì)數(shù)器的CO端，接到高位計(jì)數(shù)器的EP、ET端，并將兩個(gè)計(jì)數(shù)器的CP端連在一起。74LS160-1在1001時(shí)，CO端產(chǎn)生的正脈沖加在74LS160-2的EP、ET端，下一個(gè)CP脈沖上升沿時(shí)使74LS160-2開(kāi)始加1計(jì)數(shù)。

兩個(gè)十進(jìn)制計(jì)數(shù)器構(gòu)成100進(jìn)制計(jì)數(shù)器。在此基礎(chǔ)上采用清零法或置數(shù)法，可構(gòu)成100以內(nèi)其他進(jìn)制的計(jì)數(shù)器。

例采用清零法構(gòu)成24進(jìn)制計(jì)數(shù)器：74LS160-1、74LS160-2連接成100進(jìn)制同步加法計(jì)數(shù)器，當(dāng)計(jì)數(shù)到24（即00100100）時(shí)，與非門(mén)G1輸出低電平，接到計(jì)數(shù)器的異步清零端，使計(jì)數(shù)器立即清零。

習(xí)題6-19用兩個(gè)74LS160，采用同步計(jì)數(shù)、異步清零法構(gòu)成六十進(jìn)制加法計(jì)數(shù)器。74LS160-1、74LS160-2連接成100進(jìn)制同步加法計(jì)數(shù)器，當(dāng)計(jì)數(shù)到60（即01100000）時(shí)，與非門(mén)G1輸出低電平，接到計(jì)數(shù)器的異步清零端，立即清零。

習(xí)題6-20用兩個(gè)CD4029，采用同步計(jì)數(shù)、異步置數(shù)法構(gòu)成三十進(jìn)制加法計(jì)數(shù)器。CD4029-1、CD4029-2連接成100進(jìn)制同步加法計(jì)數(shù)器，預(yù)置數(shù)：00000000。當(dāng)計(jì)數(shù)到30（即00110000）時(shí)，與門(mén)G1輸出高電平，接到計(jì)數(shù)器的異步置數(shù)端，立即置數(shù)00000000。

0習(xí)題6-21用兩個(gè)CD4029，采用同步計(jì)數(shù)、異步置數(shù)法構(gòu)成二十四進(jìn)制減法計(jì)數(shù)器。CD4029-1、CD4029-2連接成100進(jìn)制同步減法計(jì)數(shù)器，預(yù)置數(shù)：00100011。當(dāng)計(jì)數(shù)到23時(shí)，計(jì)數(shù)器狀態(tài)為00000000；計(jì)數(shù)為24時(shí)，計(jì)數(shù)器借位，狀態(tài)為10011001。經(jīng)與門(mén)G1輸出高電平，接到計(jì)數(shù)器PE端，立即置數(shù)00100011。有00100011~00000000共24個(gè)狀態(tài)。

6.4555定時(shí)器及其應(yīng)用*555定時(shí)器是美國(guó)Signetics公司1972年研制的用于取代機(jī)械式定時(shí)器的中規(guī)模集成電路，因輸入端設(shè)計(jì)有三個(gè)5k

的電阻而得名。將模擬功能和數(shù)字功能巧妙地結(jié)合在一起，只需外接幾個(gè)電阻、電容元件，就可實(shí)現(xiàn)單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器等多種功能，因而得到廣泛應(yīng)用。

6.4.1555定時(shí)器內(nèi)部結(jié)構(gòu)：分壓器：三個(gè)5k

電阻；比較器：C1、C2；基本RS觸發(fā)器F；放電管：晶體管VT。1.555定時(shí)器的結(jié)構(gòu)與工作原理接地端電源輸入端輸出端復(fù)位端低電平有效控制電壓輸入端。UCO：比較器C1的基準(zhǔn)電壓。外接控制電壓時(shí)：UCO=外接電壓不接外加電壓時(shí)：UCO=2/3UCC一般情況下不接外加電壓，通過(guò)一個(gè)0.01F的電容接地，以防止引入干擾。

高電平觸發(fā)輸入端。uTH>UCO：比較器C1輸出低電平0；uTH<UCO：比較器C1輸出高電平1。

低電平觸發(fā)輸入端。比較器C2的基準(zhǔn)電壓為：

1/2UCO，即1/3UCC。

uTL>1/2UCO：比較器C2輸出高電平1；uTL<1/2UCO：比較器C2輸出低電平0。晶體管VT的放電端。觸發(fā)器F的Q=0，=1：VT導(dǎo)通；Q=1，=0：VT截止。

555定時(shí)器的工作狀態(tài)由各輸入端的電壓決定。在無(wú)外接控制電壓（即UCO=2/3UCC）時(shí)，

555定時(shí)器的工作狀態(tài)表uTHuTLQ

(uO)VT0××××10導(dǎo)通1>UCC>UCC0110導(dǎo)通1<UCC>UCC11保持保持保持1<UCC<UCC1001截止2.555定時(shí)器的外形和管腳排列555定時(shí)器封裝形式：8腳圓形TO-99型封裝，

8腳塑料直插式封裝。

各公司產(chǎn)品標(biāo)注公司的商標(biāo)，以及適用環(huán)境等信息，如NE555、NE556、ICM7555、ICM7556等。555/556：雙極型的TTL集成定時(shí)器，7555/7556：?jiǎn)螛O型的CMOS集成定時(shí)器。555/7555：內(nèi)部只包含一個(gè)定時(shí)器，556/7556：內(nèi)部包含2個(gè)定時(shí)器。

6.4.2555定時(shí)器的應(yīng)用電路=2/3UCC

1.由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器：只有一個(gè)穩(wěn)定狀態(tài)。未加觸發(fā)脈沖：電路處于穩(wěn)定狀態(tài)；觸發(fā)脈沖作用：電路由穩(wěn)定狀態(tài)翻轉(zhuǎn)為暫穩(wěn)定狀態(tài)，停留一段時(shí)間后，電路又自動(dòng)返回穩(wěn)定狀態(tài)。外接電容=2/3UCC

穩(wěn)態(tài)：uI輸入高電平，uI>

1/2UCO。C兩端未充電或經(jīng)過(guò)內(nèi)部的晶體管VT