諸暨市智慧檔案館數(shù)據(jù)中心和機(jī)房建

第3章

微處置器廣州網(wǎng)站建立020主要內(nèi)容微處置器的普通構(gòu)造；8086微處置器的組成、引腳功能；8086的內(nèi)部存放器和標(biāo)志位；8086的存儲(chǔ)器組織；實(shí)方式和維護(hù)方式的存儲(chǔ)器尋址；80X86系列微處置器的構(gòu)造特點(diǎn)。§3.1微處置器的普通構(gòu)造運(yùn)算器算術(shù)邏輯運(yùn)算，由加法器和(ALU)一些輔助邏輯電路組成指令流控制控制器時(shí)序控制，產(chǎn)生節(jié)拍定時(shí)信號(hào)指令譯碼和操作控制存放器組存放暫時(shí)數(shù)據(jù)、運(yùn)算的中間結(jié)果、運(yùn)算特征、操作數(shù)地址性能：8位→16位→32位(主流)→64位(趨勢(shì))主要部件§3.28086微處置器主要內(nèi)容：8086外部引線及功能；8086的內(nèi)部構(gòu)造和特點(diǎn)；8086的任務(wù)時(shí)序。8086的硬件特性16位微處置器，CMOS型，40引腳DIP封裝16位數(shù)據(jù)總線，20位地址總線功耗：＋5V，360mA〔低功耗型80C86僅需10mA〕輸入特性：輸入電流≤0.01mA邏輯0：≤0.8V邏輯1：≥2.0V輸出特性：邏輯0：≤0.45V，最大2.0mA邏輯1：≥2.4V，最大-0.4mA輸出引腳負(fù)載才干：74HC、74ALS、74AS、74F負(fù)載≤10個(gè)74LS負(fù)載≤5個(gè)74、74S負(fù)載≤1個(gè)一、指令流水線取指令指令譯碼取操作數(shù)執(zhí)行指令存放結(jié)果CPU執(zhí)行一條指令的過(guò)程類似于工廠消費(fèi)流水線，被分解為多個(gè)小的步驟，稱為指令流水線。原料調(diào)度分配消費(fèi)線廢品倉(cāng)庫(kù)出廠數(shù)據(jù)和程序指令控制器的調(diào)度分配ALU等功能部件處置后的數(shù)據(jù)存儲(chǔ)器輸出指令流水線指令流水線有兩種運(yùn)作方式：串行方式：取指令和執(zhí)行指令在不同的時(shí)辰按順序執(zhí)行。并行方式：取指令和執(zhí)行指令可同時(shí)執(zhí)行，需求有能并行任務(wù)的硬件的支持。串行任務(wù)方式8086以前的CPU采用串行任務(wù)方式取指令1執(zhí)行1取指令2執(zhí)行2CPUBUS忙碌忙碌取指令3執(zhí)行3忙碌空閑空閑空閑t1t0t2t3t4t56個(gè)周期執(zhí)行了3條指令并行任務(wù)方式8086CPU采用并行任務(wù)方式取指令1取指令2取指令3取指令4執(zhí)行1執(zhí)行2執(zhí)行3BUS忙碌執(zhí)行4CPUt1t0t2t3t4t5取指令5執(zhí)行5忙碌忙碌忙碌忙碌忙碌6個(gè)周期執(zhí)行了5條指令并行操作的前提取指令部件和指令執(zhí)行部件要可以并行任務(wù)；各部件執(zhí)行時(shí)間根本一樣，否那么需再細(xì)分；取指令部件取出的指令要能暫存在CPU內(nèi)部某個(gè)地方；指令執(zhí)行部件在需求時(shí)總能立刻獲得暫存的指令；需求處理轉(zhuǎn)移指令問(wèn)題。*超級(jí)流水線和超標(biāo)量構(gòu)造超級(jí)流水線指令的執(zhí)行步驟分得更細(xì)，流水線長(zhǎng)度更長(zhǎng)例如，PIII為14個(gè)階段，P4為20個(gè)階段有利于提高主頻轉(zhuǎn)移分支時(shí)的效率？處理：分支預(yù)測(cè)、推測(cè)執(zhí)行超標(biāo)量構(gòu)造對(duì)流水線中的關(guān)鍵“崗位〞設(shè)置多個(gè)一樣的執(zhí)行單元——多個(gè)工人完成一道工序P4：倍頻ALU×2，F(xiàn)PU×2〔其中一個(gè)為并行FPU〕AthlonXP：ALU×6，并行FPU×3組8086CPU的特點(diǎn)采用并行流水線任務(wù)方式：經(jīng)過(guò)設(shè)置指令預(yù)取隊(duì)列〔IPQ〕實(shí)現(xiàn)對(duì)內(nèi)存空間實(shí)行分段管理：將內(nèi)存分段并設(shè)置地址段存放器，以實(shí)現(xiàn)對(duì)1MB空間的尋址。支持多處置器系統(tǒng)：8087FPU執(zhí)行部件取指部件8086CPU的兩種任務(wù)方式8086可任務(wù)于兩種方式下，即：最小方式和最大方式。最小方式不支持8087。存儲(chǔ)器和I/O控制信號(hào)全部由CPU產(chǎn)生。最大方式支持8087。CPU的部分信號(hào)線被用作8087的控制，因此需求由8288總線控制器來(lái)產(chǎn)生這些控制信號(hào)。注：80286以后的CPU不再區(qū)分這兩種任務(wù)方式。最小方式下的銜接表示圖8086CPU??控制總線數(shù)據(jù)總線地址總線地址鎖存器數(shù)據(jù)總線緩沖器ALE時(shí)鐘發(fā)生器8284A地址/數(shù)據(jù)82868282VccMN/MXDENDT/R最大方式下的銜接表示圖8088CPU數(shù)據(jù)總線地址總線地址鎖存器數(shù)據(jù)總線緩沖器時(shí)鐘發(fā)生器總線控制器控制總線8284A8288ALECLKMN/MX82828286GND8288總線控制器最大方式下，8288總線控制器產(chǎn)生某些CPU不再提供的控制信號(hào)。8288產(chǎn)生的信號(hào)包括：獨(dú)立的I/O控制命令：IORC、IOWC獨(dú)立的存儲(chǔ)器控制命令：MRDC、MWTC中斷呼應(yīng)信號(hào)和總線控制信號(hào)以上三組信號(hào)取代了最小方式的：ALE、WR、IO/M、DT/R、DEN、INTA8288總線控制器邏輯框圖控制邏輯命令信號(hào)產(chǎn)生器控制信號(hào)產(chǎn)生器形狀譯碼器S0S1S2CLKAENCENIOBDT/RDENMCE/PDENALEMCE/PDEN:PIC主控級(jí)連/IO設(shè)備數(shù)據(jù)輸出控制信號(hào)IOB=0時(shí)，PIC主控級(jí)連；否那么，用于允許I/O總線收發(fā)器MRDC〔MEMR〕MWTC〔MEMW〕AMWCIORC〔IOR〕IOWC〔IOW〕AIOWCINTA〔INTA〕二、8086CPU的引線及功能引腳定義的方法可大致分為：每個(gè)引腳只傳送一種信息〔如RD〕電平的高低代表不同的含義〔如M/IO〕在不同方式下有不同的稱號(hào)和定義〔如WR/LOCK〕分時(shí)復(fù)用引腳〔如AD15～AD0〕引腳的輸入、輸出分別傳送不同的信息〔如RQ/GT0〕最小方式下的主要引線MN/MX任務(wù)方式控制=0〔接地〕：任務(wù)于最大方式；=1〔接Vcc〕：任務(wù)于最小方式。最小方式下的主要引線地址總線、數(shù)據(jù)總線：AD15～AD0：三態(tài)地址/數(shù)據(jù)復(fù)用引腳。ALE=1時(shí)作為地址線A16～A0，ALE=0時(shí)作為數(shù)據(jù)線D16～D0。傳送地址時(shí)為輸出，傳送數(shù)據(jù)時(shí)為雙向。A19-A16/S6-S3：輸出，三態(tài)地址/形狀復(fù)用引腳。ALE=1時(shí)作為地址線A19～A16，ALE=0時(shí)作為控制信號(hào)。最小方式下的主要引線控制信號(hào)：WR：輸出，三態(tài)寫(xiě)選通訊號(hào)，表示CPU正在寫(xiě)數(shù)據(jù)到MEM或I/O設(shè)備。RD：輸出，三態(tài)讀信號(hào)，表示CPU正在從總線上讀來(lái)自于MEM或I/O設(shè)備的數(shù)據(jù)。M/IO：輸出，三態(tài)區(qū)分是讀寫(xiě)存儲(chǔ)器還是讀寫(xiě)I/O端口〔即地址總線上的地址是存儲(chǔ)器地址還是I/O端口地址〕。最小方式下的主要引線DEN：輸出，三態(tài)數(shù)據(jù)總線允許信號(hào)。用來(lái)翻開(kāi)外部數(shù)據(jù)總線緩沖器。DT/R：輸出，三態(tài)闡明CPU正在傳送還是接納數(shù)據(jù)，用來(lái)作為外部數(shù)據(jù)總線緩沖器的方向控制；ALE：輸出地址鎖存允許信號(hào)，表示地址/數(shù)據(jù)總線上傳輸?shù)氖堑刂沸盘?hào)。以上三個(gè)信號(hào)的用法見(jiàn)下頁(yè)圖數(shù)據(jù)/地址分別電路(最小方式)8282或’3738086BHE/S7A19-A16/S6-S3AD15-AD0OE8286或’245OEDIRD15-D0DT/RALESTBA19-A0BHE地址總線數(shù)據(jù)總線DENCPU總線系統(tǒng)總線最小方式下的主要引線RESET：輸入復(fù)位信號(hào)，堅(jiān)持4個(gè)以上時(shí)鐘周期的高電平常將引起CPU進(jìn)入復(fù)位過(guò)程〔IF清0，并從存儲(chǔ)單元FFFF0H開(kāi)場(chǎng)執(zhí)行指令〕；BHE/S7：輸出高8位數(shù)據(jù)總線允許。在讀/寫(xiě)操作期間允許高8位數(shù)據(jù)總線D16～D8有效〔即讀/寫(xiě)數(shù)據(jù)的高8位〕。READY：輸入預(yù)備就緒。用于與存儲(chǔ)器或I/O接口的同步。=0時(shí)CPU進(jìn)入等待形狀〔插入1個(gè)或多個(gè)等待周期〕。READY引腳的作用總線周期T2T1T3T4時(shí)鐘周期總線周期T2T1T3TwaitT4規(guī)范總線周期添加了等待形狀的總線周期假設(shè)在T3周期上升沿檢測(cè)到READY=0，將插入等待周期，插入的個(gè)數(shù)取決于READY何時(shí)變?yōu)?。采樣中斷懇求和呼應(yīng)信號(hào)INTR：輸入可屏蔽中斷懇求輸入端，CPU要檢查IF形狀NMI：輸入非屏蔽中斷懇求輸入端，CPU不檢查IF形狀I(lǐng)NTA：輸出中斷呼應(yīng)信號(hào)，表示CPU已進(jìn)入中斷呼應(yīng)周期。此信號(hào)常用來(lái)選通中斷向量號(hào)?？偩€堅(jiān)持信號(hào)HOLD：輸入總線堅(jiān)持懇求。用來(lái)直接存儲(chǔ)器存取(DMA)。當(dāng)CPU以外的其他設(shè)備要求占用總線以便訪問(wèn)存儲(chǔ)器時(shí)，經(jīng)過(guò)此引腳向CPU發(fā)出懇求。HOLD=1時(shí)，CPU停頓執(zhí)行指令，并將地址/數(shù)據(jù)總線和控制總線中的一切三態(tài)控制線置為高阻形狀。HLDA：輸出總線堅(jiān)持呼應(yīng)。CPU對(duì)HOLD信號(hào)的呼應(yīng)信號(hào)。指示CPU已進(jìn)入堅(jiān)持形狀。其他信號(hào)TEST：輸入測(cè)試信號(hào)。執(zhí)行WAIT指令時(shí)將測(cè)試此引腳的形狀。=0時(shí)，WAIT指令相當(dāng)于空操作(NOP)。=1時(shí)，WAIT指令將反復(fù)測(cè)試直到它變?yōu)?。通常此引腳與8087算術(shù)協(xié)處置器相連。CLK：輸入時(shí)鐘引腳。為CPU提供根本的定時(shí)信號(hào)。占空比必需為33％(高1/3，低2/3)。三、8086CPU的內(nèi)部構(gòu)造8086內(nèi)部由兩部分組成：執(zhí)行單元〔EU〕總線接口單元〔BIU〕結(jié)構(gòu)執(zhí)行單元功能：執(zhí)行指令，詳細(xì)操作如下從IPQ中取指令代碼

譯碼

完成指定的操作

結(jié)果保管到目的操作數(shù)

運(yùn)算特征保管在標(biāo)志存放器FLAGS〔僅對(duì)影響標(biāo)志的指令〕總線接口單元功能：從內(nèi)存中取指令到指令預(yù)取隊(duì)列IPQ；擔(dān)任與內(nèi)存或I/O接口之間的數(shù)據(jù)傳送；在執(zhí)行轉(zhuǎn)移指令時(shí)，BIU將去除IPQ，然后從轉(zhuǎn)移的目的地址處開(kāi)場(chǎng)取指令并重新填充IPQ。8086構(gòu)造特點(diǎn)小結(jié)有EU和BIU兩個(gè)獨(dú)立的、同時(shí)運(yùn)轉(zhuǎn)的部件二者經(jīng)過(guò)IPQ構(gòu)成一個(gè)兩工位流水線指令被EU和BIU按流水線方式處置：提高了CPU的運(yùn)轉(zhuǎn)速度；提高了CPU的執(zhí)行效率；降低了對(duì)存儲(chǔ)器存取速度的要求。四、8086的任務(wù)時(shí)序任務(wù)時(shí)序分為很多小的時(shí)間片:時(shí)鐘周期一個(gè)時(shí)鐘脈沖所繼續(xù)的時(shí)間。時(shí)鐘周期越短，CPU執(zhí)行速度越快。總線周期經(jīng)過(guò)總線對(duì)存儲(chǔ)器或I/O接口進(jìn)展一次訪問(wèn)所需求的時(shí)間。普通包括4個(gè)時(shí)鐘周期。 在5MHz的任務(wù)頻率時(shí)，一個(gè)規(guī)范總線周期為0.8μs。總線周期中各時(shí)鐘周期的操作T1周期CPU向存儲(chǔ)器或I/O發(fā)送地址CPU向地址/數(shù)據(jù)分別器〔地址鎖存器〕發(fā)送ALE信號(hào)T2周期給存儲(chǔ)器或I/O發(fā)送寫(xiě)入的數(shù)據(jù)測(cè)試READY引腳形狀，以決議能否插入等待周期發(fā)出RD或WR信號(hào)T3周期等待存儲(chǔ)器或I/O存取數(shù)據(jù)完成使數(shù)據(jù)在CPU與存儲(chǔ)器或I/O之間傳輸T4周期寫(xiě)入數(shù)據(jù)讀/寫(xiě)總線周期的信號(hào)波形見(jiàn)下頁(yè)圖。數(shù)據(jù)寫(xiě)入存儲(chǔ)器時(shí)的總線操作

——寫(xiě)總線周期①由ALE信號(hào)將地址鎖存到地址鎖存器②DEN=0并且DT/R=1時(shí)翻開(kāi)總線緩沖器，將其放到系統(tǒng)數(shù)據(jù)總線上③此信號(hào)與M/IO信號(hào)共同構(gòu)成存儲(chǔ)器寫(xiě)控制信號(hào)，將數(shù)據(jù)寫(xiě)入存儲(chǔ)器數(shù)據(jù)從存儲(chǔ)器讀出的總線操作

——讀總線周期③DEN=0并且DT/R=0時(shí)翻開(kāi)總線緩沖器，將其放到CPU總線上，供CPU讀入較完好的讀總線周期②此信號(hào)與M/IO信號(hào)共同構(gòu)成存儲(chǔ)器讀控制信號(hào)①由ALE信號(hào)將地址鎖存到地址鎖存器§3.38086內(nèi)部存放器組8086存放器組又稱為8086的程序設(shè)計(jì)模型它是程序設(shè)計(jì)中獨(dú)一可見(jiàn)的CPU部件它是系統(tǒng)程序設(shè)計(jì)員的操作對(duì)象含14個(gè)16位存放器，按功能可分為三類：通用存放器，8個(gè)段存放器，4個(gè)控制存放器，2個(gè)8086存放器概貌SPIPFLAGSAHALBHBLCHCLDHDLAXBXCXDXBPSIDICSDSESSS通用存放器控制存放器段存放器16位16位一、通用存放器數(shù)據(jù)存放器〔AX，BX，CX，DX〕地址指針存放器〔SP，BP〕變址存放器〔SI，DI〕數(shù)據(jù)存放器用途：存放暫時(shí)數(shù)據(jù)和存放運(yùn)算操作數(shù)?！怖趁總€(gè)均為16位，但又可分為2個(gè)8位存放器，即：AXAH，ALBXBH，BLCXCH，CLDXDH，DL例如：假設(shè)(AX)＝1234H,那么(AH)＝12H,(AL)＝34H數(shù)據(jù)存放器特有的習(xí)慣用法AX：累加器一切I/O指令都經(jīng)過(guò)AX〔AL〕與接口傳送信息;中間運(yùn)算結(jié)果也多放于AX〔AL〕中；乘除法指令的一個(gè)操作數(shù)必需在AX〔AL〕中。BX：基址存放器在間接尋址中用于存放操作數(shù)的基地址。CX：計(jì)數(shù)存放器用于在循環(huán)指令或串操作指令中存放計(jì)數(shù)值。DX：數(shù)據(jù)存放器在間接尋址的I/O指令中存放I/O端口地址；在32位乘除法運(yùn)算時(shí)，存放高16位數(shù)。地址指針存放器SP：堆棧指針存放器其內(nèi)容為堆棧棧頂?shù)钠频刂罚蝗魏味褩２僮骱?，SP都會(huì)自動(dòng)增/減量。BP：基址指針存放器在間接尋址中用于存放操作數(shù)的基地址；常用于訪問(wèn)存放在堆棧中的數(shù)據(jù)。BX與BP在運(yùn)用上的區(qū)別作為通用存放器，二者均可用于存放數(shù)據(jù)；作為基址存放器，默許情況下：用BX作為指針?biāo)L問(wèn)的數(shù)據(jù)在數(shù)據(jù)段〔DS段〕；用BP作為指針?biāo)L問(wèn)的數(shù)據(jù)在堆棧段〔SS段〕。注：間接尋址時(shí)僅BX、BP、SI、DI可用于存儲(chǔ)器尋址；僅DX可用于I/O尋址。變址存放器SI：源變址存放器，用于訪問(wèn)源操作數(shù)DI：目的變址存放器，用于訪問(wèn)目的操作數(shù)常用于操作數(shù)的間接尋址或變址尋址。在串操作指令中，SI存放源操作數(shù)的偏移地址，而DI存放目的操作數(shù)的偏移地址。二、段存放器用于存放邏輯段的段基地址〔簡(jiǎn)稱段地址〕CS：代碼段存放器。代碼段存放指令代碼DS：數(shù)據(jù)段存放器ES：附加段存放器SS：堆棧段存放器：指示堆棧區(qū)域的位置這兩個(gè)段存放操作數(shù)堆棧段SS數(shù)據(jù)段DS/ES代碼段CS三、控制存放器IP：指令指針存放器其內(nèi)容為下一條要執(zhí)行的指令的偏移地址。FLAGS：標(biāo)志存放器存放指令執(zhí)行結(jié)果的特征：有些指令〔如算術(shù)指令〕要改動(dòng)FLAGS的內(nèi)容(影響FLAGS)；有些指令對(duì)FLAGS無(wú)影響。6個(gè)形狀標(biāo)志位〔CF，SF，AF，PF，OF，ZF〕3個(gè)控制標(biāo)志位〔IF，TF，DF〕P71例ODITSZAPC1502467891011FLAGS§3.48086的存儲(chǔ)器組織8086可訪問(wèn)1MB的存儲(chǔ)空間〔為什么？〕哪個(gè)存放器可以放得下20位的地址？用分段的方法處理。段是存儲(chǔ)器中的一塊區(qū)域段起始于存儲(chǔ)器內(nèi)16字節(jié)整倍數(shù)的邊境處。段首地址的最低4位一定為0用段和偏移的組合訪問(wèn)存儲(chǔ)單元每個(gè)段最大為64KB，最小為16B〔為什么？〕一切存儲(chǔ)單元的地址都由段地址加偏移地址組成段地址被裝入段存放器中以供尋址運(yùn)用偏移地址用于在64KB存儲(chǔ)器段內(nèi)選擇任一單元段和偏移設(shè)段起始地址=60000H段地址偏移地址0～FFFFH6A000H12H60000H6000段存放器偏移地址＝A000H···0000段地址(16位)段起始地址×××???×××物理地址和邏輯地址物理地址:存儲(chǔ)單元的硬件地址物理地址=段地址×16(或段地址左移4位)+偏移地址邏輯地址:段和偏移方式的地址邏輯地址用于匯編言語(yǔ)程序設(shè)計(jì)以下地址都是邏輯地址的例子：2500H:0100H段地址A000H偏移地址0001H例1：知CS=1055H，DS=250AHES=2EF0H，SS=8FF0H數(shù)據(jù)段中某操作數(shù)偏移地址=0204H各段首地址=?畫(huà)出各段在內(nèi)存中的分布該操作數(shù)的物理地址=?這個(gè)例子闡明：段與段可以不延續(xù)段之間可以重疊10550H250A0H2EF00H8FF00HDS段ES段SS段CS段默許段和偏移存放器8086規(guī)定了訪問(wèn)存儲(chǔ)器段的規(guī)那么：此規(guī)那么定義了段地址存放器和偏移地址存放器的組合方式，其默許規(guī)那么如下表：段地址默認(rèn)偏移地址用于訪問(wèn)CSIP指令SSSP、BP堆棧中的數(shù)據(jù)DSBX、DI、SI、8位或16位數(shù)數(shù)據(jù)段中的數(shù)據(jù)ES串指令的DI目標(biāo)串操作數(shù)例2：設(shè)當(dāng)前執(zhí)行的程序中某條指令的物理地址為5A1F6H，那么程序所在的段的段地址=？當(dāng)前CS的內(nèi)容為多少？解：〔有多個(gè)解，求出恣意一個(gè)即可〕5A1F6H=5A10H×10H+00F6H所以，段地址=5A10H，CS的內(nèi)容為5A10H想一想，還有哪些解？思索題：設(shè)當(dāng)前數(shù)據(jù)段位于存儲(chǔ)器的A8000H到B7FFFH的地址空間，問(wèn)DS的內(nèi)容應(yīng)是什么才干訪問(wèn)該數(shù)據(jù)段的一切存儲(chǔ)單元？堆棧及堆棧段的運(yùn)用堆棧：內(nèi)存中一個(gè)特殊區(qū)域，用于存放需求維護(hù)的數(shù)據(jù)。堆棧按后進(jìn)先出方式任務(wù)堆棧經(jīng)過(guò)SS〔段地址〕和SP〔偏移地址〕來(lái)訪問(wèn)——堆棧指針堆棧的數(shù)據(jù)壓入方向是從高地址到低地址，彈出方向那么相反(堆棧指針的變化舉例)常用于呼應(yīng)中斷子程序調(diào)用參數(shù)傳送例3：假設(shè)知〔SS〕=1000H〔SP〕=2000H那么堆棧段的段起始地址=？棧頂?shù)刂?？假設(shè)該段最后一個(gè)單元地址為10100H那么棧底單元的偏移地址=？段起始棧底棧頂堆棧段···§3.580X86微處置器了解：80X86存儲(chǔ)器尋址方式80386CPU的特點(diǎn)及存儲(chǔ)管理*Pentium微處置器一、80X86的存儲(chǔ)器尋址方式實(shí)地址方式用段地址和偏移地址的組合尋址內(nèi)存的第一個(gè)1MB空間段地址在段存放器〔CS、DS、ES、SS〕中維護(hù)虛地址方式80286、80386、80486、Pentium～Pentium4尋址空間〔每個(gè)段的大小〕：80286：224〔8MB〕80386以上：232〔4GB〕虛擬地址空間64TB〔8K+8K個(gè)描畫(huà)符〕段地址在內(nèi)存的描畫(huà)符中，描畫(huà)符由段存放器的內(nèi)容來(lái)選擇〔為什么這樣做?〕維護(hù)方式的存儲(chǔ)器尋址1MB實(shí)方式存儲(chǔ)器擴(kuò)展存儲(chǔ)器由段存放器提供段信息由描畫(huà)符提供段信息FFFFFH00000H100000H兩種方式中的偏移地址的用法一樣維護(hù)虛地址方式描畫(huà)符〔Descriptor〕用于描畫(huà)存儲(chǔ)器段的位置、大小、訪問(wèn)權(quán)限一切的描畫(huà)符一致放在內(nèi)存中的描畫(huà)符表中全局描畫(huà)符表GDT〔系統(tǒng)中只需一個(gè)〕中斷描畫(huà)符表IDT〔系統(tǒng)中只需一個(gè)〕包含了指向256個(gè)中斷處置程序入口地址的描畫(huà)符部分描畫(huà)符表LDT〔每個(gè)義務(wù)一個(gè)〕GDT和IDT的基地址由GDTR和IDTR給出LDT的基地址由LDTR〔16位選擇子〕間接給出選擇子〔Selector，選擇符〕指定描畫(huà)符在描畫(huà)符表中的位置〔偏移量〕如何訪問(wèn)描畫(huà)符段存放器內(nèi)容〔選擇子〕全局描畫(huà)符表部分描畫(huà)符表描畫(huà)符表GDTR150GDT描畫(huà)符······線性地址空間偏移當(dāng)前訪問(wèn)的段存儲(chǔ)器描畫(huà)符的格式〔80386以上〕訪問(wèn)權(quán)限段界限(L19-L16)G(粒度)G=1，界限要乘以4KB，即段的大小為4KB～4GB；G=0，段的大小為0～1MB。D(16/32)D=1，存放器和偏移地址均為32位；D=0時(shí)均為16位。AV(段有效)AV=1，段有效；AV=0，段無(wú)效。訪問(wèn)權(quán)限：在維護(hù)方式下控制存儲(chǔ)的訪問(wèn)。如：能否讀寫(xiě)、優(yōu)先級(jí)別、段如何擴(kuò)展等。158765430段基址(B31～B24)DG0AV02461357段基址(B23～B16)段基址(B15～B0)段界限(L15～L0)例:0008HDS描畫(huà)符表FF00000010000092段界限段基地址00100000H001000FFH數(shù)據(jù)段描畫(huà)符存儲(chǔ)器粒度=0GDTR00000000HFFFFFFFFH選擇子的格式選擇子：加載到段存放器中的內(nèi)容選擇子〔Selector〕：13位TIRPL153210從8192個(gè)全局描畫(huà)符或8192個(gè)部分描畫(huà)符中選擇一個(gè)描畫(huà)符=0運(yùn)用GDTR作為描畫(huà)符表的段基址，即訪問(wèn)GDT=1運(yùn)用LDTR作為描畫(huà)符表的段基址，即訪問(wèn)LDT懇求者優(yōu)先級(jí)別00最高，11最低訪問(wèn)部分描畫(huà)符表LDT將選擇子裝入LDTR〔用LLDT指令〕：〔以下操作由CPU自動(dòng)完成〕根據(jù)LDTR中的選擇子到GDT中選擇一個(gè)LDT的描畫(huà)符〔即LDT的描畫(huà)符在GDT中〕：這個(gè)描畫(huà)符給出了LDT的基地址和段界限；它被自動(dòng)復(fù)制到LDTR的高速緩沖區(qū)中?？梢钥闯觯琇DTR是GDT中的某個(gè)LDT描畫(huà)符的偏移地址，見(jiàn)下頁(yè)圖示。以后就可以用LDTR高速緩沖區(qū)中的基地址來(lái)訪問(wèn)部分描畫(huà)符表了。訪問(wèn)部分描畫(huà)符表LDT選擇子GDTR150GDTLDT描畫(huà)符······LDTR基地址界限權(quán)限LLDT偏移量150LDT······段存放器偏移量二、80386CPU主要特性：全32位構(gòu)造(ALU、BUS、Reg)，可處置8/16/32位數(shù)據(jù)物理尋址空間232字節(jié)〔4GB〕外部數(shù)據(jù)總線傳輸率為33MB/s片內(nèi)集成MMU，支持段式或頁(yè)式虛擬存儲(chǔ)管理和特權(quán)維護(hù)虛存空間64TB，1MB或4GB/段，16384段/義務(wù)4級(jí)特權(quán)層：普通OS為0、1、2級(jí)，用戶程序?yàn)?級(jí)實(shí)地址方式、虛擬8086方式和維護(hù)方式硬件支持多義務(wù)，一條指令可完成義務(wù)轉(zhuǎn)換，轉(zhuǎn)換時(shí)間≤17us更先進(jìn)的流水線構(gòu)造：16字節(jié)指令隊(duì)列時(shí)鐘速度：16～33MHz1.內(nèi)部構(gòu)造分三個(gè)部分：總線接口單元〔BIU〕與存儲(chǔ)器和接口間的數(shù)據(jù)傳送中央處置單元〔CPU〕指令預(yù)取部件、指令譯碼部件、執(zhí)行部件指令譯碼和執(zhí)行存儲(chǔ)器管理單元〔MMU〕段管理部件、頁(yè)管理部件地址轉(zhuǎn)換、虛存管理內(nèi)部構(gòu)造2.主要引線功能D0～D31：雙向，32位數(shù)據(jù)總線；A2～A31：輸出，30位地址總線；BE0～BE3：字節(jié)選通輸出，與30位地址線結(jié)合可相當(dāng)于32位地址；W/R：輸出，寫(xiě)/讀控制信號(hào)；D/C：輸出，數(shù)據(jù)傳送周期/控制周期；BS16：輸入，有效那么總線寬度為16位；ADS：輸出，地址信號(hào)有效；NA：輸入，下一地址懇求信號(hào)；其他信號(hào)與8086根本一致3.內(nèi)部存放器組共34個(gè)內(nèi)部存放器8個(gè)通用存放器〔32/16/8位〕6個(gè)段存放器〔16位〕指令指針〔32/16位〕標(biāo)志存放器〔32/16位〕4個(gè)系統(tǒng)地址存放器〔32+20位/16位〕控制存放器調(diào)試和測(cè)試存放器通用存放器組〔32/16/8位〕EAXEBXECXEDXESIEDIEBPESP低16位可分為兩個(gè)8位存放器低16位可作為獨(dú)立的存放器注：32位尋址時(shí)，這8個(gè)32位存放器全部可用于提供偏移地址。段存放器〔16位〕CSDSESSSFSGS每個(gè)16位段存放器對(duì)應(yīng)一個(gè)64位的高速緩沖段描畫(huà)符一旦選擇子裝入段存放器，相應(yīng)的段描畫(huà)符立刻被自動(dòng)裝入高速緩沖段描畫(huà)符中新增的2個(gè)段存放器指令指針及標(biāo)志存放器〔32位〕指令指針EIP標(biāo)志存放器EFLAGS〔添加了4個(gè)標(biāo)志位〕IOPL——指定I/0操作處于哪個(gè)特權(quán)級(jí)；NT——當(dāng)前義務(wù)能否嵌套于另一義務(wù)；RF——調(diào)試終了，下一條指令后恢復(fù)程序的執(zhí)行；VM——能否任務(wù)于虛擬8086方式 EFLAGS系統(tǒng)地址段存放器〔程序不可見(jiàn)〕GDTR——48位全局描畫(huà)符表存放器指示全局描畫(huà)符表的基地址(32位)和表的界限(16位)IDTR——48位中斷描畫(huà)符表存放器指示中斷描畫(huà)符表的基地址(32位)和表的界限(16位)TR——16位義務(wù)形狀存放器LDTR——16位