計算機組成原理知識點

數(shù)字邏輯層f微體系結(jié)構(gòu)層f指令系統(tǒng)層f操作系統(tǒng)層f匯編語言層f高級語言層f應(yīng)用程序?qū)佑嬎銠C字長:通常用多少個二進制位來表示一個數(shù)據(jù)或一條指令是一個關(guān)鍵技術(shù)指標(biāo)例16、32、64,這個位數(shù)稱為計算機字長.CPU主頻:CPU系統(tǒng)使用的時鐘脈沖的頻率.CPU每一秒鐘執(zhí)行的指令數(shù)，單位MIPS.T=CPI*T_IC*IT是執(zhí)行一個程序占用的全部時間,CPI是執(zhí)行一條指令平均使用的CPU時鐘個數(shù),T_IC是一個CPU時鐘的時間長度-CPU主頻f倒數(shù)1/f,I是這個程序的指令條數(shù).MIPS用來描述整數(shù)指令,MFLOPS浮點數(shù)指令的執(zhí)行速度.進制轉(zhuǎn)換:小數(shù)點前是除，小數(shù)點后是乘.奇偶校驗碼:一種開銷最小，能發(fā)現(xiàn)數(shù)據(jù)代碼中一位出錯情況的編碼實現(xiàn)原理:使原來合法編碼的碼距由1增加到2.數(shù)據(jù)奇校驗的編碼偶校驗的編碼奇1最高位+0最高位+1偶1最高位+1最高位+0浮點數(shù):小數(shù)點在數(shù)據(jù)中的位置可以左右移動的數(shù)據(jù).表示:N=M*（R的E次方）M浮點數(shù)的尾數(shù);R為階碼的基數(shù);E階的階碼.在計算機中表示：MsEMMs是尾數(shù)的符號位，即浮點數(shù)的符號位，安排在最高一位;E是階碼，緊跟在符號位之后，占用m位，含階碼的一符號;M是尾數(shù)，在低位部分，占用n位.IEEE標(biāo)準(zhǔn)的浮點數(shù)格式：符號位階碼尾數(shù)部位數(shù)短浮點數(shù)（單）182332長浮點數(shù)（雙）1115264臨時浮點數(shù)1156480補碼加、減運算中的溢出問題:［X+Y］補=岡補+［Y］補［X-Y］補=［乂］補+［-Y］補兩個符號相同的補碼數(shù)相加,如果和的符號與加數(shù)的符號相反,或兩個符號相反的補碼相減，差的符號與減數(shù)的符號相同，都屬于運算結(jié)果溢出.兩個補碼數(shù)相加減時,若最高位數(shù)值向符號位送的進位與符號位送向更高位的進位值不相同，也是運算結(jié)果溢出.在采用雙符號位運算時，若兩個符號位的值不同則是溢出.01表明兩個正數(shù)相加，結(jié)果大于機器所能表示的最大正數(shù),稱為”上溢";10表明兩個負數(shù)相加,結(jié)果小于機器所能表示的最小負數(shù)，稱為”下溢”;雙符號位的高位符號位，不管結(jié)果溢出否，均是運算結(jié)果正確的符號值,這個結(jié)論在乘法過程中是有實際意義的.CISC是指采用一整套計算機指令進行操作的計算機.RISC是指精簡指令系統(tǒng)計算機.在計算機指令系統(tǒng)的優(yōu)化發(fā)展過程中，出現(xiàn)過兩個截然不同的優(yōu)化方向：CISC技術(shù)和RISC技術(shù)。CISC是指復(fù)雜指令系統(tǒng)計算機（ComplexInstructionSetComputer）；RISC是指精簡指令系統(tǒng)計算機（ReducedInstructionSetComputer）。這里的計算機指令系統(tǒng)指的是計算機的最低層的機器指令，也就是CPU能夠直接識別的指令。隨著計算機系統(tǒng)的復(fù)雜，要求計算機指令系統(tǒng)的構(gòu)造能使計算機的整體性能更快更穩(wěn)定。最初，人們采用的優(yōu)化方法是通過設(shè)置一些功能復(fù)雜的指令，把一些原來由軟件實現(xiàn)的、常用的功能改用硬件的指令系統(tǒng)實現(xiàn)，以此來提高計算機的執(zhí)行速度，這種計算機系統(tǒng)就被稱為復(fù)雜指令系統(tǒng)計算機，即ComplexInstructionSetComputer，簡稱CISC。另一種優(yōu)化方法是在20世紀(jì)80年代才發(fā)展起來的，其基本思想是盡量簡化計算機指令功能，只保留那些功能簡單、能在一個節(jié)拍內(nèi)執(zhí)行完成的指令，而把較復(fù)雜的功能用一段子程序來實現(xiàn)，這種計算機系統(tǒng)就被稱為精簡指令系統(tǒng)計算機.即ReducedInstructionSetComputer，簡稱RISC。RISC技術(shù)的精華就是通過簡化計算機指令功能，使指令的平均執(zhí)行周期減少，從而提高計算機的工作主頻，同時大量使用通用寄存器來提高子程序執(zhí)行的速度指令周期:CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時間總和。CPU周期:又稱機器周期,CPU訪問一次內(nèi)存所花的時間較長，因此用從內(nèi)存讀取一條指令字的最短時間來定義.時鐘周期:通常稱為節(jié)拍脈沖或T周期. 注：一個CPU周期包含若干個時鐘周期.指令執(zhí)行步驟:讀取指令f指令譯碼-ALU執(zhí)行一內(nèi)存讀寫一數(shù)據(jù)寫回讀取指令是每一條指令必須首先完成的，所完成的功能對所有指令都相同指令譯碼完成的功能對多數(shù)的指令是類似的，例如判斷指令類型/讀寄存器組等ALU執(zhí)行運算所完成的是數(shù)據(jù)計算或者地址計算功能，對不同指令會有所區(qū)別讀寫內(nèi)存或接口僅出現(xiàn)在讀寫內(nèi)存或者接口的指令執(zhí)行過程中數(shù)據(jù)寫回完成把ALU的計算結(jié)果或從內(nèi)存/接口讀來的數(shù)據(jù)寫入寄存器組尋址方式:1.立即數(shù)尋址-操作數(shù)直接給出在指令字中，即指令字中直接給出不再是操作數(shù)地址，而是操作數(shù)本身.直接尋址-在指令中直接給出操作數(shù)在存儲器中的地址.寄存器尋址-在指令字中給出通用寄存器的編號，所訪問的寄存器的內(nèi)容就是運算用到的數(shù)據(jù);寄存器間接尋址-在寄存器中給出的不是操作數(shù)，而是操作數(shù)在存儲器中的地址.變址尋址-把在指令字中的一個數(shù)值（變址偏移量）與一個被稱為變址寄存器的內(nèi)容相加之和作為操作數(shù)的地址，用于讀寫存儲器相對尋址-把在指令字中給出的一個數(shù)值（相對尋址偏移量）與程序計數(shù)器PC的內(nèi)容相加之和作為操作數(shù)的地址或轉(zhuǎn)移地址.基址尋址-把在程序中所用的地址與一個特定的寄存器（基地址寄存器）的內(nèi)容相加之和作為操作數(shù)的地址或指令的地址.間接尋址-在指令字中給出的不是一個操作數(shù)的地址，而是一個操作數(shù)地址的地址，或一條指令地址的地址.堆棧尋址-操作碼部分指明一個操作數(shù)為堆棧中的一個單元的內(nèi)容...16.為讀寫輸入/輸出設(shè)備,通常有哪幾種常用的方式用以指定被讀寫設(shè)備？答:設(shè)備號，設(shè)備入出端口地址和設(shè)備映像地址.計算機的核心功能:提供連續(xù)執(zhí)行指令的能力,而每一條指令往往又要分成幾個執(zhí)行步驟才得以完成.計算機控制器的基本功能:依據(jù)當(dāng)前正在執(zhí)行的指令和它所處的執(zhí)行步驟,形成并提供出在這一時刻整機各部件要用到的控制信號.硬連線控制器:又稱組合邏輯控制器，它的基本運行原理是使用大量的組合邏輯門線路，直接提供出控制計算機各功能部件協(xié)同運行所需要的控制信號。其優(yōu)點是，形成這些控制信號所必需的信號傳輸延遲時間短，有利于提高系統(tǒng)運行的速度。其缺點是，形成控制信號的電路設(shè)計比較復(fù)雜，再用與、或、非等組合邏輯門電路把設(shè)計結(jié)果實現(xiàn)出來也相對煩惱，尤其是要變以一些設(shè)計時不大方便。微程序控制器:它的基本運行原理，是用多條微指令”解釋執(zhí)行”每一條指令的功能。硬件組成中的核心線路是一個被為控制存儲器的部件（用ROM芯片實現(xiàn)），用于保存由微指令（指令一個執(zhí)行步驟用到的控制信號的集合）組成的微程序.其缺點是運行速度慢，難以使用在性能要求特別高的計算機系統(tǒng)中.5.簡述計算機的控制器的功能和基本組成，微程序的控制器和組合邏輯的控制器在組成和運行原理方面的相同、不同之處表現(xiàn)在哪里？答:控制器的功能是自動連續(xù)地執(zhí)行指令序列，并依據(jù)當(dāng)前正在執(zhí)行的指令和它所處的執(zhí)行步驟，提供出在這一時刻整機各部件要用到的控制信號?？刂破鞯幕窘M成包括（1）程序計數(shù)器（PC）（2）指令寄存器（IR）（3）脈沖源、啟?？刂七壿嫛⒅噶顖?zhí)行的步驟標(biāo)記線路（4）全部時序控制信號產(chǎn)生部件微程序的控制器和組合邏輯的控制器在組成同類型的控制器，其共同點是：基本功能都是提供計算機各個部件協(xié)同運行所需要的控制信號，組成部分都有程序計數(shù)器PC，指令寄存器IR，都分成幾個執(zhí)行步驟完成每一條指令的具體功能；不同點主要表現(xiàn)在：處理指令執(zhí)行步驟的辦法，提供控制信號的方案不一樣，組合邏輯控制器是用節(jié)拍發(fā)生器指明指令執(zhí)行步驟，用組合邏輯電路直接給出應(yīng)提供的控制信號，其優(yōu)點是運行速度明顯地快，缺點是設(shè)計與實現(xiàn)復(fù)雜些，但隨著大規(guī)?，F(xiàn)場可編程集成電路的出現(xiàn)，該缺點已得到很大緩解；微程序的控制器是通過微指令地址的銜接區(qū)分指令執(zhí)行步驟，應(yīng)提供的控制信號是從控制存儲器中讀出來的，并經(jīng)過一個微指令寄存器送到被控制部件的，其缺點是運行速度要慢一些，優(yōu)點是設(shè)計與實現(xiàn)簡單些，易于用于實現(xiàn)系列產(chǎn)品的控制器，理論上可實現(xiàn)動態(tài)微程序設(shè)計.

指令:指示計算機硬件系統(tǒng)完成一項最基本的運算或者操作功能的命令，使用的全部指令組成一臺計算機的指令系統(tǒng)，用于設(shè)計完成各種計算任務(wù)或者信息管理等功能的程序，運行中的程序?qū)⒈４嬖谥鞔鎯ζ髦?。指令是程序設(shè)計人員與計算機系統(tǒng)溝通和交互的媒介。微指令:直接控制計算機硬件線路完成指令功能的控制信號的集合，被劃分為微指令字段和下地址字段兩大部分。計算機廠家用微指令設(shè)計“解釋”每一條指令執(zhí)行過程的微程序，微程序被固化在控制存儲器中。微指令是計算機指令和硬件電路之間建立聯(lián)系的媒介，計算機的使用人員通常接觸不到微程序和微指令的內(nèi)容?？刂撇考ㄟ^控制線向執(zhí)行部件發(fā)出各種控制命令，通常這種控制命令叫做微命令執(zhí)行部件接受微命令后所執(zhí)行的操作就叫做微操作多級結(jié)構(gòu)存儲器系統(tǒng):采用3種運行原理不同、性能差異很大的存儲介質(zhì)，來分別構(gòu)建高速緩沖存儲器、主存儲器和虛擬存儲器，再將它們組成通過計算機硬件軟件統(tǒng)一管理與調(diào)度的3級結(jié)構(gòu)的存儲器系統(tǒng)。程序運行的局部原理體現(xiàn)在：（1）時間方面:在一小段時間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問。（2）空間方面:這些最近被訪問過的程序和數(shù)據(jù)，往往集中在一小片存儲器區(qū)域中。（3）指令執(zhí)行順序方面:指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性要大（大約為5:1）。3級不同的存儲器中存放的信息必須滿足:一致性原則;包含性原則。動態(tài)存儲器的存儲原理:刷新方式有兩種集中式刷新:指在一個刷新周期內(nèi)，利用一段固定的時間，依次對存儲器的所有行逐一再生，在此期間停止對存儲器的讀和寫。集中式刷新的缺點是在刷新期間不能訪問存儲器。分散式刷新:第一種，把對每一行的再生分散到各個工作周期中去。第二種，為了提高存儲器工作效率，經(jīng)常采取在2ms時間內(nèi)分散地將1024行刷新一遍的方法，具體做法是將刷新周期除以行數(shù)，得到兩次刷新操作之間的時間間隔t，利用邏輯電路每一時間間隔t產(chǎn)生一次刷新請求。存儲器容量擴展：字*位1?位擴展:加大字長。拉擴展的連接方式是將多片存儲器的地址、片選、讀/寫端連接在一起，數(shù)據(jù)端單獨引出。2?字?jǐn)U展:增加存儲器中字的數(shù)量。靜態(tài)存儲器進行字?jǐn)U展時，將各芯片的地址線、數(shù)據(jù)線、讀/寫控制線連接在一起，而由片選信號來區(qū)分各芯片的地址范圍。3.字位擴展:字向和位向同時擴充。例:存儲器的容量：M*N位，若使用L*K位存儲器芯片，那么共需M/L*N/K個存儲器芯片。在計算機中，為什么要采用多級結(jié)構(gòu)的存儲器系統(tǒng)？它的應(yīng)用是建立在程序的什么特性之上的？答:為了緩解主存儲器讀寫速度慢，不能滿足CPU運行速度需要的矛盾，另一方面又要解決主存儲器容量小，存不下更多的程序和數(shù)據(jù)的難題，當(dāng)前計算機系統(tǒng)中，廣泛采用了多級結(jié)構(gòu)的存儲器系統(tǒng)。它的應(yīng)用是建立在程序運行的局部性原理之上的。多級結(jié)構(gòu)的存儲器是由哪三級存儲器組成的？每一級存儲器使用什么類型的存儲器介質(zhì)？這些介質(zhì)的主要特性是什么？在多級結(jié)構(gòu)的存儲器系統(tǒng)中，何謂信息的一致性原則和包含性原則？答:多級結(jié)構(gòu)的存儲器是由高速緩沖存儲器、主存儲器和虛擬存儲器三級結(jié)構(gòu)組成的。每一級存儲器使用的存儲器介質(zhì)及特性如下：介質(zhì)靜態(tài)存儲器（SRAM）介質(zhì)靜態(tài)存儲器（SRAM）特性速度特快、成本高不需要刷新、容量較小速度較慢、成本較低需要刷新、容量較大速度慢、成本低、容量極大主存儲器動態(tài)存儲器（主存儲器動態(tài)存儲器（DRAM）磁盤虛擬存儲器磁盤信息的一致性原則是：同一個信息會同時存放在幾個級別的存儲器中，此時，這一信息在幾個級別的存儲器中必須保持一致。信息的包含性原則是：處在內(nèi)層（更靠近CPU）存儲器中的信息一定被包含在各外層的存儲器中。高速緩沖存儲器的作用:緩解主存速度慢、跟不上CPU讀寫速度要求的矛盾。Cache的3種映像方式：全相聯(lián)映像方式:主存的一個字可以映像到整個Cache的任何一個字中，反過來說，Cache的一個字中，在不同時刻可能存放的是整個主存中的任何一個字中的內(nèi)容，即二者的對應(yīng)關(guān)系是完全隨意的，沒有任何強制性的限制條件。優(yōu)點：靈活性高。缺點：必需一一對應(yīng)，實現(xiàn)成本高。直接映像方式:指主存的一個字只能映像到Cache的一個唯一確定的字中，反過來說，Cache的一個字中，在不同時刻存放的僅是整個主存中可確定的某些字中的一個字的內(nèi)容，即二者的對應(yīng)關(guān)系是完全硬性確定的，沒有任何選擇余地。優(yōu)點：實現(xiàn)線路簡單、成本低。缺點：缺乏靈活性，影響命中率。多路級相聯(lián)映像方式:它是上兩種方式的折中處理方案，不是在主存和Cache之間實現(xiàn)字的完全地隨意對應(yīng)，也不是主存和Cache之間的實現(xiàn)字的多對一的硬性對應(yīng)，而是實現(xiàn)一種有限度的隨意對應(yīng)。評測：是上面兩個的中間性能.Cache實用中的問題：Cache替換算法寫Cache策略Cache的命中率高速緩沖存儲器在計算機系統(tǒng)中的主要作用是什么？用什么類型的存儲器芯片實現(xiàn)，為什么？高速緩存與主存在讀寫原理方面有何區(qū)別？答：高速緩沖存儲器(CACHE)的使用是為了緩解主存儲器讀寫速度慢，不能滿足CPU運行速度需要的矛盾。高速緩沖存儲器是用靜態(tài)存儲器(SRAM)的存儲器芯片實現(xiàn)的。因為靜態(tài)存儲器(SRAM)的存儲器芯片不需要刷新，速度快。主存儲器讀寫原理是：必須在指令中給出主存的存儲單元地址，通過譯碼電路選中主存的一個單元，再執(zhí)行讀寫操作。高速緩沖存儲器(CACHE)的容量很小，無法用主存地址去選擇CACHE的一個單元，所以使CACHE的每個存儲單元有三部分組成，如圖所示：有效位標(biāo)志字段 數(shù)據(jù)字段1或0主存地址信息 主存單元復(fù)制過來的數(shù)據(jù)數(shù)據(jù)字段：當(dāng)CPU第一次讀出主存某一單元內(nèi)容時，順便寫進CACHE的某一個單元有效位：“1”表示數(shù)據(jù)字段內(nèi)容有效；“0”表示數(shù)據(jù)字段內(nèi)容無效標(biāo)志字段：保存相應(yīng)主存儲單元的地址信息。當(dāng)程序中的一條指令要用一個內(nèi)存地址讀主存的某一個單元時，就用這一地址來與CACHE中的各個標(biāo)志字段的內(nèi)容相比較，若有相同者，則該CACHE單元的數(shù)據(jù)字段內(nèi)容就是欲要的數(shù)據(jù)。高速緩沖存儲器有哪三種主要的映像方式？從地址映射和地址變換比較它們各自的組成特點。答：高速緩沖存儲器有三種主要的映像方式：全相聯(lián)映像方式、直接映像方式和多路組相聯(lián)映像方式。從地址映射和地址變換比較它們各自的組成特點如下：全相聯(lián)映像方式：就是主存的一個字(或字塊)可以映像到整個CACHE的任何一個字(或字塊)中。標(biāo)志字段存放了主存地址的一部分，實現(xiàn)CACHE標(biāo)志字段的比較操作要訪問到每一個CACHE單元，所以電路過多過復(fù)雜，實現(xiàn)成本太高。直接映像方式：就是主存的一個字(或字塊)只能映像到整個CACHE的一個準(zhǔn)確確定的字(或字塊)中。二者的對應(yīng)關(guān)系是完全確定的，沒有任何選擇余地。在CACHE標(biāo)志字段僅寫入主存地址的區(qū)段號。比較時僅用主存地址的區(qū)段號與CACHE標(biāo)志字段比較即可。多路組相聯(lián)映像方式：是全相聯(lián)與直接映像方式的折衷方案。把CACHE分為若干組，每組包含幾個區(qū)段，主存也分為組間采用全相聯(lián)映像方式，而組內(nèi)采用直接映像方式。總線的特性:功能、機械、時間、電器。 總線結(jié)構(gòu)：單總線、雙總線、三總線，它們怎么處理？單總線結(jié)構(gòu)：所有部件都接到同一總線上。在同一時間內(nèi)，只能有一個操作數(shù)放在單總線上。把兩個操作數(shù)輸入到ALU,需要分兩次來做，而且還需要兩個緩沖寄存器。雙總線結(jié)構(gòu)：兩個操作數(shù)同時加到ALU進行運算,只需要一次操作控制就可以得到運算結(jié)果。但是因為兩條總線都被輸入數(shù)占據(jù)，因而ALU的輸出不能直接加到總線上去，而必須在ALU輸出端設(shè)置緩沖寄存器。三總線結(jié)構(gòu)：ALU的兩個輸入端分別由兩條總線供給，而ALU的輸出則與第三條總線相連。這樣，算術(shù)邏輯操作就可以在一步的控制之內(nèi)完成?？偩€的性能指標(biāo)：總線寬度：指數(shù)據(jù)總線的條數(shù)，用bit(位)表示。標(biāo)準(zhǔn)傳輸率：指在總線上每秒能傳輸?shù)淖畲笞止?jié)量，用MB/s表示。例如總線工作頻率為33MHz，總線寬度為32位，則其最大傳輸速率為132MB/S。時鐘同步/異步：總線上的數(shù)據(jù)與時鐘同步工作的總線稱為同步總線，與時鐘不同步工作的總線稱為異同步總線，總線復(fù)用：通常數(shù)據(jù)總線與地址總線在物理上是分開的，數(shù)據(jù)總線傳輸數(shù)據(jù)信息，地址總線傳輸?shù)刂反a。為了提高總線效率，有的總線系統(tǒng)將數(shù)據(jù)總線與地址總線共用一組物理線路，總線在某一時刻傳輸?shù)刂反a，而在另一時刻傳輸數(shù)據(jù)信號或命令信號，稱為總線的多路復(fù)用。信號線數(shù)：即地址總線、數(shù)據(jù)總線和控制總線的信號線之和?？偩€控制方式：包括并發(fā)工作、自動配置、仲裁方式、邏輯方式、計數(shù)方式等。其他指標(biāo)：如負載能力等?？偩€仲裁:解決連接在總線上的多個主設(shè)備同時使用總線的競爭問題仲裁方式分類:按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類：1.集中式總線仲裁的控制邏輯基本集中在一處，需要中央仲裁器，分為鏈?zhǔn)讲樵兎绞?、計?shù)器定時查詢方式、獨立請求方式；鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞降闹饕攸c：總線授權(quán)信號BG串行地從一個I/O接口傳送到下一個I/O接口。假如BG到達的接口無總線請求，則繼續(xù)往下查詢；假如BG到達的接口有總線請求，BG信號便不再往下查詢，該I/O接口獲得了總線控制權(quán)。離中央仲裁器最近的設(shè)備具有最高優(yōu)先級，通過接口的優(yōu)先級排隊電路來實現(xiàn)。鏈?zhǔn)讲樵兎绞降膬?yōu)點：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，很容易擴充設(shè)備。鏈?zhǔn)讲樵兎绞降娜秉c:對詢問鏈的電路故障很敏感，如果第i個設(shè)備的接口中有關(guān)鏈的電路有故障，那么第i個以后的設(shè)備都不能進行工作。查詢鏈的優(yōu)先級是固定的，如果優(yōu)先級高的設(shè)備出現(xiàn)頻繁的請求時，優(yōu)先級較低的設(shè)備可能長期不能使用總線。計數(shù)器定時查詢方式總線上的任一設(shè)備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備。每個設(shè)備接口都有一個設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備置“1”BS線，獲得了總線使用權(quán)，此時中止計數(shù)查詢。每次計數(shù)可以從“0”開始，也可以從中止點開始。如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤瑑?yōu)先級的順序是固定的。如果從中止點開始，則每個設(shè)備使用總線的優(yōu)先級相等。計數(shù)器的初值也可用程序來設(shè)置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價的。獨立請求方式每一個共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號。中央仲裁器中的排隊電路決定首先響應(yīng)哪個設(shè)備的請求，給設(shè)備以授權(quán)信號BGi。獨立請求方式的優(yōu)點：響應(yīng)時間快，確定優(yōu)先響應(yīng)的設(shè)備所花費的時間少，用不著一個設(shè)備接一個設(shè)備地查詢。其次，對優(yōu)先次序的控制相當(dāng)靈活，可以預(yù)先固定也可以通過程序來改變優(yōu)先次序；還可以用屏敝禁止)某個請求的辦法，不響應(yīng)來自無效設(shè)備的請求。計算機和I/O設(shè)備之間，可以采用不同的控制方式進行數(shù)據(jù)傳送：1.程序直接控制方式;2.程序中斷傳送方式;3.直接存儲器訪問方式;4.I/O通道控制方式;5.外圍處理機方式；中斷：指當(dāng)出現(xiàn)需要時，CPU暫時停止當(dāng)前程序的執(zhí)行轉(zhuǎn)而執(zhí)行處理新情況的程序和執(zhí)行過程。即在程序運行過程中，系統(tǒng)出現(xiàn)了一個必須由CPU立即處理的情況，此時，CPU暫時中止程序的執(zhí)行轉(zhuǎn)而處理這個新的情況的過程就叫做中斷。中斷的類型:按引起中斷的原因劃分：輸入、輸出中斷；計算機故障中斷；實時時鐘中斷；軟件中斷；數(shù)據(jù)通道中斷。按中斷處理類型劃分：不可屏蔽中斷、可屏蔽中斷。中斷優(yōu)先級:①各種中斷源根據(jù)其重要性不同所劃分的優(yōu)先級別，高級別的中斷源提出的中斷請求可以使低級別的中斷服務(wù)程序中斷，轉(zhuǎn)而執(zhí)行出級別的中斷服務(wù)。②如果一個中斷請求已經(jīng)被響應(yīng)，則同級別的其他中斷響應(yīng)將被禁止。③如果同級別的多個中斷同時出現(xiàn)，則按cpu查詢次序確定哪個中斷請求被響應(yīng)。中斷的處理過程為：關(guān)中斷（在此中斷處理完成前，不處理其它中斷）、保護現(xiàn)場、執(zhí)行中斷服務(wù)程序、恢復(fù)現(xiàn)場、開中斷。1.計算機總線的功能是什么？從功能區(qū)分，總線由哪三部分組成？各自對計算機系統(tǒng)性能有什么影響？答:計算機總線是在計算機的各部件之間傳輸信息的公共通路。從功能區(qū)分，總線由數(shù)據(jù)總線、控制總線和地址總線三部分。數(shù)據(jù)總線在計算機部件之間傳輸數(shù)據(jù)（數(shù)據(jù)、指令）信息，它決定了計算機系統(tǒng)數(shù)據(jù)輸入/輸出能力。地址總線在計算機部件之間傳輸?shù)刂沸畔?，它決定了系統(tǒng)可以尋址的最大內(nèi)存空間?？刂瓶偩€給出總線周期類型、I/O操作完成的時刻、DMA周期、中斷等有關(guān)的控制信號。詳細解釋什么是中斷：中斷是計算機中的一個十分重要的概念，在現(xiàn)代計算機中毫無例外地都要采用中斷技術(shù)。什么是中斷呢？可以舉一個日常生活中的例子來說明，假如你正在給朋友寫信，電話鈴響了。這時，你放下手中的筆，去接電話。通話完畢，再繼續(xù)寫信。這個例子就表現(xiàn)了中斷及其處理過程：電話鈴聲使你暫時中止當(dāng)前的工作，而去處理更為急需處理的事情（接電話），把急需處理的事情處理完畢之后，再回頭來繼續(xù)原來的事情。在這個例子中，電話鈴聲稱為“中斷請求”，你暫停寫信去接電話叫做“中斷響應(yīng)”，接電話的過程就是“中斷處理”，相應(yīng)地，在計算機執(zhí)行程序的過程中，由于出現(xiàn)某個特殊情況（或稱為“事件”），使得CPU中止現(xiàn)行程序，而轉(zhuǎn)去執(zhí)行處理該事件的處理程序（俗稱中斷處理或中斷服務(wù)程序），待中斷服務(wù)程序執(zhí)行完畢，再返回斷點繼續(xù)執(zhí)行原來的程序，這個過程稱為中斷。計算機為什么要采用中斷：為了說明這個問題，再舉一例子。假設(shè)你有一個朋友來拜訪你，但是由于不知道何時到達，你只能在大門等待，于是什么事情也干不了。如果在門口裝一個門鈴，你就不必在門口等待而去干其它的工作，朋友來了按門鈴?fù)ㄖ?，你這時才中斷你的工作去開門，這樣就避免等待和浪費時間。計算機也是一樣，例如打印輸出，CPU傳送數(shù)據(jù)的速度高，而打印機打印的速度低，如果不采用中斷技術(shù)，CPU將經(jīng)常處于等待狀態(tài)，效率極低。而采用了中斷方式，CPU可以進行其它的工作，只在打印機緩沖區(qū)中的當(dāng)前內(nèi)容打印完畢發(fā)出中斷請求之后，才予以響應(yīng)，暫時中斷當(dāng)前工作轉(zhuǎn)去執(zhí)行向緩沖區(qū)傳送數(shù)據(jù)，傳送完成后又返回執(zhí)行原來的程序。這樣就大大地提高了計算機系統(tǒng)的效率。什么是中斷的優(yōu)先級：我們?nèi)匀豢梢耘e例說明中斷優(yōu)先級的概念。在上面的例子中，如果在電話鈴響的同時，門鈴也響了，那么你將在“接電話”和“開門”這兩個中斷請求中選擇，先響應(yīng)哪一個請求。這就有一個誰優(yōu)先的問題。如果“開門”比“接電話”重要（或者說“開門”比“接電話”的優(yōu)先級高），那么就應(yīng)該先開門，然后再接電話，接完電話后再回頭來繼續(xù)寫信。這就是說，當(dāng)同時有多個中斷請求時，應(yīng)該先響應(yīng)優(yōu)先級較高的中斷請求。此外，如果在響應(yīng)一個中斷，執(zhí)行中斷處理的過程中，又有新的中斷事件發(fā)生而發(fā)出了中斷請求，應(yīng)該如何處理也取決于中斷事件的優(yōu)先級。當(dāng)新發(fā)生的中斷事件的優(yōu)先級高于正在處理的中斷事件時，又將中止當(dāng)前的中斷處理程序，轉(zhuǎn)去處理新發(fā)生的中斷事件，處理完畢才返回原來的中斷處理。在上面的例子中，我們假設(shè)“開門”比“接電話”的優(yōu)先級高。在你寫信時，電話鈴響了，你去接電話，在通話的過程中，門鈴又響了。因為“開門”的優(yōu)先級高，你只能讓通話的對方稍等，放下電話去開門。開門之后再回頭繼續(xù)接電話，通話完畢再回去繼續(xù)寫信。而如果“開門”比“接電話”的優(yōu)先級低，那么在通話的過程中門鈴響了也可以不予理睬，通話結(jié)束再去開門。當(dāng)然，在日常生活中，誰也不會為“開門”和“接電話”規(guī)定一個優(yōu)先級別的高低。但是在計算機中，各種中斷事件很多，其優(yōu)先級都有規(guī)定，否則就會亂套。在計算機中，中斷事件的優(yōu)先級是根據(jù)事件的實時性、重要性和軟件處理的方便性來安排的。中斷的屏蔽：中斷屏蔽也是一個十分重要的功能，所謂中斷屏幕蔽是指通過設(shè)置相應(yīng)的中斷屏蔽位，禁止響應(yīng)某個中斷。這樣作的目的，是保證在執(zhí)行一些重要的程序中不響應(yīng)中斷，以免造成遲緩而引起錯誤。例如，在系統(tǒng)啟動執(zhí)行初始化程序時，就屏蔽鍵盤中斷，使初始化程序能夠順利進行。這時，敲任何鍵，都不會響應(yīng)。當(dāng)然對于一些重要的中斷是不能屏蔽的，例如重新啟動、電源故障、內(nèi)存出錯、總線出錯等影響整個系統(tǒng)工作的中斷是不能屏蔽的。因此，從中斷是否可以被屏蔽來看，可分為可屏蔽中斷和不可屏蔽中斷兩類。中斷源：凡是能夠引起中斷原因或提出中斷請求的設(shè)備和異常故障均稱被稱為“中斷源”。通常中斷源有以下幾種：外部設(shè)備請求中斷。一般的外部設(shè)備(如鍵盤、打印機和A/D轉(zhuǎn)換器等)在完成自身的操作后，向CPU發(fā)出中斷請求，要求CPU為他服務(wù)。由計算機硬件異?；蚬收弦鸬闹袛?，也稱為內(nèi)部異常中斷。故障強迫中斷。計算機在一些關(guān)鍵部位都設(shè)有故障自動檢測裝置。如運算溢出、存儲器讀出出錯、外部設(shè)備故障、電源掉電以及其他報警信號等，這些裝置的報警信號都能使CPU中斷，進行相應(yīng)的中斷處理。實時時鐘請求中斷。在控制中遇到定時檢測和控制，為此常采用一個外部時鐘電路(可編程)控制其時間間隔。需要定時時，CPU發(fā)出命令使時鐘電路開始工作，一旦到達規(guī)定時間，時鐘電路發(fā)出中斷請求，由CPU轉(zhuǎn)去完成檢測和控制工作。數(shù)據(jù)通道中斷。數(shù)據(jù)通道中斷也稱直接存儲器存取(DMA)操作中斷，如磁盤、磁帶機或CRT等直接與存儲器交換數(shù)據(jù)所要求的中斷。程序自愿中斷。