數(shù)電3篇6章習(xí)題解答

./第三篇第6章習(xí)題題3.6.1試用負邊沿JK觸發(fā)器和"與-或-非"門構(gòu)成一個四位數(shù)碼并行寄存和一個四位數(shù)碼串行輸入右移移位寄存器。解：解：令C是并行寄存數(shù)據(jù)和實現(xiàn)右向移位操作的控制端,其用JK觸發(fā)器構(gòu)成的框圖如圖所示：令C=1并行存數(shù),C=0時為右移串入后,得出各組合電路的邏輯函數(shù),現(xiàn)以1J3和1K3函數(shù)為例,列出真值表,求出函數(shù)式,其它式子也照此類推。輸入輸出CQ2D31J31K30000100101010100111010001101101100111110根據(jù)四個函數(shù)式畫出的電路圖如圖所示：圖題3.6.2是一個實現(xiàn)串行加法的電路圖,被加數(shù)"11011"及加數(shù)"10111"已分別存入兩個五位被加數(shù)和加數(shù)移位寄存器中。試分析并畫出在六個時鐘脈沖作用下全加器輸出Si端、進位觸發(fā)器Q端以及和數(shù)移位寄存器中左邊第一位寄存單元的輸出波形〔要求時間一一對應(yīng)。解：在分析含時序電路,又有組合電路時,要十分注意兩種電路的工作特點。時序電路的輸出狀態(tài)是由CP脈沖作用后穩(wěn)定的,組合電路是一旦輸入決定,輸出也就明確了。串行相加的波形如圖所示。和數(shù)最左一位和數(shù)最左一位進位觸發(fā)器Q0000全加和Si中規(guī)模集成計數(shù)器74HC193功能表和引腳圖分別如圖表3.6.3和圖題3.6.3所示,其中和分別為進位和借位輸出,試問：〔1分析圖<a><b><c>是幾進制計數(shù)器？采用什么編碼方式計數(shù)?！?用Multisim軟件繪出16個CP脈沖作用下之間的時序波形。表3.6.374HC193功能表輸入輸出1×××××××000000××01↑1××××四位二進制加法計數(shù)011↑××××四位二進制減法計數(shù)圖題<b><c>圖題解：〔a電路是用"反饋清除"法將計數(shù)器連接成加法計數(shù),當(dāng)計數(shù)器的狀態(tài)計到Q3Q2Q1Q0=1000時,觸發(fā)器容清"零",復(fù)位端恢復(fù)為高電平,計數(shù)器重新開始計數(shù)。所以電路是一個8進制加法計數(shù)器,采用421編碼計數(shù),其狀態(tài)轉(zhuǎn)換圖為：〔b該電路是連接成減法模式,當(dāng)有借位輸出時,將數(shù)據(jù)輸入端的數(shù)據(jù)置入計數(shù)器中,計數(shù)器又重新開始新一輪計數(shù),狀態(tài)轉(zhuǎn)換圖如圖所示。是一個模8減法計數(shù)器,采用421編碼計數(shù)?！瞔是用"置數(shù)"法實現(xiàn)的減法計數(shù)。根據(jù)電路連接,當(dāng)計數(shù)計到Q3Q2Q1Q0=1000時,計數(shù)器置數(shù)控制將0111數(shù)據(jù)置入,然后開始從0111狀態(tài)做減法計數(shù),其狀態(tài)轉(zhuǎn)換圖為：可見也是421編碼的減法計數(shù)器。已知集成計數(shù)器74HC193構(gòu)成的電路如圖題3.6.4所示,試問：〔1圖題3.6.4構(gòu)成幾進制計數(shù)器？〔2用Multisim軟件繪出100個CP脈沖作用下之間的時序波形。解：這是一個二級同步式的大容量計數(shù)器,低位計數(shù)用置數(shù)法實現(xiàn),是一個11進制計數(shù)器；高位計數(shù)用清"零"法實現(xiàn),當(dāng)高位計到1000后,低位從0000到1011時,電路狀態(tài)為01001011回到00000000,實現(xiàn)了一次循環(huán),所以電路是一個100進制的加法計數(shù)器。已知集成計數(shù)器74HC193的功能表和引腳圖分別如圖表3.6.3和圖題3.6.3所示,〔1利用反饋清零法設(shè)計一個8421BCD編碼的十進制加計數(shù)器。〔2利用反饋置數(shù)法設(shè)計一個余3編碼的十進制加計數(shù)器。〔3能否采用反饋清零法設(shè)計減法計數(shù)器？能否應(yīng)用反饋置數(shù)法設(shè)計減法計數(shù)器？為什么？試設(shè)計一個8421BCD編碼十進制減法計數(shù)器。解：〔1因為74HC193是異步清"零",又因S10=Q3Q2Q1Q0=1010,所以應(yīng)該用1010狀態(tài)將計數(shù)器置成0000,然后再重新開始計數(shù)。所以連接電路為：〔2反饋置數(shù)法也是異步實現(xiàn)的,因此將余3碼的最小數(shù)Q3Q2Q1Q0=0011從數(shù)據(jù)輸入端輸入,將最大數(shù)Q3Q2Q1Q0=1100加1后作為置數(shù)控制,因此控制狀態(tài)應(yīng)該是Q3Q2Q1Q0=1101,即控置數(shù)控制邏輯關(guān)系為：連接的電路為：〔3對減法計數(shù)器,只能用反饋置數(shù)法實現(xiàn),而不能用反饋清零法。因為減法是要從某一個數(shù)開始相減的,該數(shù)據(jù)只能預(yù)置入計數(shù)器中,反饋清零無法將某一數(shù)據(jù)置入。8421BCD的十進制減法計數(shù)器將最大數(shù)Q3Q2Q1Q0=1001從數(shù)據(jù)輸入端置入,控制邏輯用Q3Q2Q1Q0=1111〔因為減到"0000"后再來一個CP脈沖計數(shù)器狀態(tài)先出現(xiàn)1111,利用該狀態(tài)將Q3Q2Q1Q0=1001置入,然后開始減法。所以控制邏輯有：連接的電路為：中規(guī)模集成四位二進制計數(shù)器〔74HC161的功能表和引腳圖分別如表題3.6.6和圖題3.6.6〔a所示；〔1試?yán)梅答伹辶惴ㄔO(shè)計一個8421BCD編碼的七進制加計數(shù)器?！?試?yán)梅答佒脭?shù)法設(shè)計一個余3編碼的七進制加計數(shù)器?！?試用一片74HC161及圖題2.4.26〔c電路設(shè)計成一個能自動完成加、減循環(huán)計數(shù)的計數(shù)器。即能從000加到111,再從111減到000循環(huán)〔注,111只允許出現(xiàn)一次,000要求出現(xiàn)2次。題表3.6.674HC161功能表×0×××××××0000↑10×××110×××××保持×11×0××××↑1111××××計數(shù)<a><b><c>圖題解：<1>電路是異步清除,所以,當(dāng)計數(shù)器計至0111時,應(yīng)使=0,計數(shù)器清"0",然后重新開始計數(shù)。所以電路圖為：<2>余3碼的7進制加法計數(shù)時的狀態(tài)轉(zhuǎn)換圖如下：所以,狀態(tài)轉(zhuǎn)換中的最小數(shù)0011應(yīng)該從數(shù)據(jù)輸入端加入,而最大數(shù)1001作置數(shù)控制,因為74LS161是同步置數(shù),因此,一旦出現(xiàn)1001狀態(tài)時,應(yīng)該把0011置入到計數(shù)器中,等下一個CP脈沖加入后后,計數(shù)器重新開始計數(shù)。所以連接的電路圖如圖所示：<3>由于74LS161只能作加法計數(shù),要實現(xiàn)000→111→000加法/減循環(huán)計數(shù)時,其輸出只能取自圖3.6．6<c>電路,計數(shù)器輸出再經(jīng)圖2.6．6<c>電路作變換后輸出,變換電路真值表如下：已知集成計數(shù)器74HC193的功能表和引腳圖分別如題表3.6.3和圖題3.6.3所示,〔1若要設(shè)計一個100進制8421BCD編碼的加法計數(shù)器需要幾片74HC193？各片應(yīng)設(shè)計成幾進制計數(shù)器？〔2試用片間同步級聯(lián)法設(shè)計80進制8421BCD編碼的加法計數(shù)器；〔3試用片間異步級聯(lián)法設(shè)計80進制8421BCD編碼的加法計數(shù)器；解：〔1要二片74HC193集成計數(shù)器,每片連接成8421BCD碼的加法計數(shù)器。由于74HC193是4位二進進計數(shù)器,因此二個10進制加法可以采用"反饋復(fù)位"法或者置數(shù)法實現(xiàn)。二片之間可以是同步方式,也可以是異步方式實現(xiàn)。圖示電路是采用異步法實現(xiàn)的8421BCD編碼的100進制加法計數(shù)?！?同步式80進制加法計數(shù)器,這時拾位計數(shù)器連接成8進制。個位仍然是8421BCD碼的10進制加法計數(shù)器?！?異步級聯(lián)的8421BCD編碼的80進進加法計數(shù)器。在以上連接時,要注意74HC193是異步清零和異步置數(shù)的。題3.6.8已知集成計數(shù)器74HC193的功能表和引腳圖分別如題表3.6.3和圖題3.6.3所示,〔1若要設(shè)計一個36進制8421BCD編碼的加法計數(shù)器需要幾片74HC193？各片應(yīng)設(shè)計成幾進制計數(shù)器？〔2試用片間同步級聯(lián)法設(shè)計36進制8421BCD編碼的加法計數(shù)器；〔3試用片間異步級聯(lián)法設(shè)計36進制8421BCD編碼的減法計數(shù)器；解：〔1由于是8421BCD編碼,所以應(yīng)該采用個位是十進制,而拾位是3進,但是當(dāng)個位在第4次10進時,只能計到0101時,下一個CP脈沖將兩個計數(shù)器都清"0",然后重新開始新一輪計數(shù)〔即二片74HC193集成電路。〔2同步式的36進制計數(shù)器當(dāng)個位還未計滿1001以前,拾位不應(yīng)加CP脈沖,只有當(dāng)個位計滿1001后,下一個脈沖拾位計數(shù)器翻轉(zhuǎn)成0001,而拾位計數(shù)器清"0",然后重新計數(shù)。只有當(dāng)拾位計到0011,個位計到0101后,下個CP到后計數(shù)器全部清除〔因是異步清"0",這里利用了一個0110無效態(tài)。所以有上述電路圖?！?異步式36進制計數(shù)器題3.6.9試用中規(guī)模集成計數(shù)器74HC161設(shè)計"01111001"序列脈沖發(fā)生器,試問：〔1該序列脈沖發(fā)生器共有幾個狀態(tài)？需要幾片74HC161？〔2以74HC161為核心配合少量門電路設(shè)計該序列脈沖發(fā)生器。解：〔174HC161是一片16進制〔即4位二進制加法計數(shù)器,輸出16個狀態(tài)可以形成16位的序列脈沖,因此要形成"01111001"只要一片74HC161即可。它只要8個狀態(tài),因此連接成一個8進制計數(shù)器就可以了?！?參考教材圖3．6．41和圖3．6．42,試分析GAL16V8器件最大可實現(xiàn)模為幾的二進制計數(shù)器?為什么?解：最大可以實現(xiàn)模等于256的計數(shù)器。原因是一片GAL器件部最多只有8個寄存器。參考教材圖3．6．42,試分析GAL16V8器件最多可直接實現(xiàn)幾個邏輯變量輸入的邏輯函數(shù)?最多可實現(xiàn)幾個輸出?解：GAL器件的I/O口可以設(shè)置,GAL16V8有8只專用輸入引腳,2只特殊輸入引腳,8個I/O引腳。最多可直接實現(xiàn)17個邏輯變量輸入的邏輯函數(shù)。最多可實現(xiàn)8個邏輯變量的輸出。題3.6.12〔上機題設(shè)計一個可變模數(shù)減法計數(shù)器,要求當(dāng)S1S0=00時,模為4；S1S0=01時,模為7；S1S0=10時,模為10；S1S0=11時,模為16。要求：〔1用VHDL語言描述該電路的邏輯功能；〔2給出邏輯功能的仿真波形圖。解：VHDL描述的參考源文件：LIBRARYieee;USEieee.std_logic_1164.all;USEieee.std_logic_unsigned.all;ENTITYCNT_varIS PORT < s1,s0,clk:IN STD_LOGIC; q:inout STD_LOGIC_VECTOR<3downto0>:="0000" >;ENDCNT_var;ARCHITECTUREbehaveOFCNT_varISBEGIN PROCESS<clk> BEGIN IF<clk'EVENTANDclk='1'>THEN IF<s1='0'ANDs0='0'>THEN IF<q="0000">THENq<="0011"; ELSEq<=q-'1';ENDIF;ELSIF<s1='0'ANDs0='1'>THEN IF<q="0000">THENq<="0110"; ELSEq<=q-'1'; ENDIF; ELSIF<s1='1'ANDs0='0'>THEN IF<q="0000">THENq<="1001"; ELSEq<=q-'1'; E