計(jì)算機(jī)組成原理：定點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)

2.5定點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)：

1.運(yùn)算器的主要功能：2.運(yùn)算器的基本組成：算數(shù)及邏輯運(yùn)算單元（ALU），數(shù)據(jù)寄存器，累加器，多路轉(zhuǎn)換器和數(shù)據(jù)總線組成。完成所有算數(shù)及邏輯運(yùn)算前面我們介紹了用一位全加器構(gòu)成的串行進(jìn)位并行加法器：它雖然結(jié)合移位電路能實(shí)現(xiàn)定點(diǎn)數(shù)的所有算數(shù)運(yùn)算，但該全加器構(gòu)成電路還存在兩個(gè)問(wèn)題：

加法運(yùn)算速度太慢

不能實(shí)現(xiàn)邏輯運(yùn)算解決辦法：

對(duì)于速度慢：可以采用并行進(jìn)位方式分析一位全加器邏輯電路圖：表達(dá)式：Si

=Ai⊕Bi⊕Ci－1Ci

=AiBi+(Ai⊕Bi)Ci－1第0位向第1位的進(jìn)位公式為：C1＝Y(jié)0＋X0C0

其中Cn是向第0位（末位）的進(jìn)位第1位向第2位的進(jìn)位公式為：C2＝Y(jié)1＋X1C1＝Y(jié)1＋Y0X1＋X0X1C0第2位向第3位的進(jìn)位公式為：C3＝Y(jié)2＋X2C2＝Y(jié)2＋Y1X1＋Y0X1X2＋X0X1X2C0第3位的進(jìn)位輸出（即整個(gè)4位運(yùn)算進(jìn)位輸出）公式為：C4＝Y(jié)3＋X3C3＝Y(jié)3＋Y2X3＋Y1X2X3＋Y0X1X2X3＋X0X1X2X3C0則:第0位的進(jìn)位輸入Cn可以直接傳送到最高位上去,因而可以實(shí)現(xiàn)高速運(yùn)算。

對(duì)于不能實(shí)現(xiàn)邏輯運(yùn)算：可以采用邏輯函數(shù)發(fā)生器

我們可先將Ai和Bi先送入由參數(shù)S0,S1,S2,S3控制的邏輯函數(shù)發(fā)生器完成Ai和Bi的邏輯運(yùn)算，再將其邏輯運(yùn)算的結(jié)果Xi

Yi,和下一位進(jìn)位數(shù)通過(guò)全加器進(jìn)行全加。這樣就能實(shí)現(xiàn)多種算術(shù)及邏輯運(yùn)算。全加器邏輯函數(shù)發(fā)生器BiAiS0S3S2S1XiYiCi-1CiSi

一位ALU的邏輯結(jié)構(gòu)框圖為：,常將4個(gè)一位的算數(shù)邏輯運(yùn)算單元集成在一個(gè)芯片上組成

ALU，例如：SN74181就是一個(gè)能完成4位算數(shù)邏輯運(yùn)算的專用芯片

74181ALU①邏輯電路圖：②算術(shù)邏輯運(yùn)算的實(shí)現(xiàn)除了S0－S3四個(gè)控制端外,還有一個(gè)控制端Ｍ：①當(dāng)Ｍ＝0時(shí),Ｍ對(duì)進(jìn)位信號(hào)沒(méi)有任何影響，進(jìn)行算術(shù)操作。②當(dāng)Ｍ＝1時(shí),進(jìn)行邏輯操作。將74181芯片串接起來(lái)便可構(gòu)成：

組內(nèi)并行

組間串行的加法器：見(jiàn)課本P=76頁(yè)

組內(nèi)并行

組間并行的加法器：

74181ALU設(shè)置了P和G兩個(gè)本組先行進(jìn)位輸出端。如果將四片74181的P,G輸出端送入到74182先行進(jìn)位部件（CLA）,又可實(shí)現(xiàn)第二級(jí)的先行進(jìn)位,即組與組之間的先行進(jìn)位。G*稱為成組進(jìn)位發(fā)生輸出,P*稱為成組進(jìn)位傳送輸出。⒊定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)：

①運(yùn)算器基本組成：ALU，通用或?qū)Ｓ眉拇嫫饕约皟?nèi)部總線組成。②據(jù)內(nèi)部總線的設(shè)置不同，運(yùn)算