實驗六 Verilog設(shè)計分頻器計數(shù)器電路答案_第1頁
實驗六 Verilog設(shè)計分頻器計數(shù)器電路答案_第2頁
實驗六 Verilog設(shè)計分頻器計數(shù)器電路答案_第3頁
實驗六 Verilog設(shè)計分頻器計數(shù)器電路答案_第4頁
實驗六 Verilog設(shè)計分頻器計數(shù)器電路答案_第5頁
已閱讀5頁，還剩38頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

實驗六Verilog設(shè)計分頻器/計數(shù)器電路2、學(xué)習分頻器/計數(shù)器時序電路程序的編寫方法；3、進一步學(xué)習同步和異步時序電路程序的編寫方法。），2、用Verilog設(shè)計一異步清零的十進制加法計數(shù)器，要求輸入為時鐘端CLK（上升沿）和異3、用Verilog設(shè)計8位同步二進制加減法計數(shù)器，輸入為時鐘端CLK（上升沿有效）和異步時執(zhí)行減法計數(shù)；輸出為進位端C和8位計數(shù)輸出端Q，文件命名為couter8.v。4、用VERILOG設(shè)計一可變模數(shù)計數(shù)器，設(shè)計要求：令輸入信號M1和M0控制計數(shù)模，當5、VerilogHDL設(shè)計有時鐘時能的兩位十進制計數(shù)器，有時鐘使能的兩位十進制計數(shù)器的元由仿真結(jié)果可以看出clockout輸

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論